Rapport d’analyse de la taille, de la part et des tendances du marché HMC et HBM par produit (cube de mémoire hybride (Hmc), mémoire à large bande passante (Hbm), autres), par applications (graphiques, calcul haute performance, réseaux et centres de données), par utilisation finale, par région et prévisions de segment – ​​2035

Aperçu du marché HMC et HBM

La taille du marché des hmc et hbm était évaluée à 3 725,3 millions de dollars en 2025 et devrait passer de 4 626,82 millions de dollars en 2026 à 8 864,36 millions de dollars d’ici 2035, avec un TCAC de 24,2 % au cours de la période de prévision (2026-2035).

Le marché des HMC et HBM se développe rapidement à mesure que l'intelligence artificielle, le calcul basé sur des accélérateurs, le traitement graphique, le calcul haute performance, la mise en réseau et les centres de données hyperscale nécessitent une bande passante mémoire nettement supérieure à celle que les architectures de mémoire conventionnelles peuvent fournir. On estime que la mémoire à large bande passante représentera environ 82 % de la demande du marché en 2026, tandis que les cubes de mémoire hybrides représentent environ 11 % et les autres environ 7 %. HBM domine désormais les nouveaux déploiements hautes performances car la DRAM empilée verticalement, les vias via silicium, les interfaces larges et le packaging avancé permettent plusieurs téraoctets par seconde de bande passante mémoire dans des empreintes compactes. Les produits HBM4 actuels dépassent 2,8 To/s par pile et utilisent des interfaces de 2 048 bits, ce qui représente plus de deux fois la bande passante disponible par rapport aux configurations HBM3E de la génération précédente. On estime que le calcul haute performance représentera environ 47 % de la demande d'applications en 2026, suivi par les réseaux et les centres de données à environ 31 % et les graphiques à environ 22 %. La formation et l'inférence en intelligence artificielle sont devenues les principaux accélérateurs de la demande, poussant les fournisseurs de mémoire vers des architectures HBM à 12 ou 16 couches, de plus en plus personnalisées et de plus grande capacité.

Les États-Unis représentent un marché HMC et HBM essentiel, car le pays héberge les principaux concepteurs d’accélérateurs d’IA, fournisseurs de cloud hyperscale, sociétés de semi-conducteurs, opérateurs de centres de données, institutions de calcul haute performance et initiatives d’emballage avancées. Micron, Advanced Micro Devices et Intel assurent la représentation des États-Unis dans le paysage concurrentiel proposé, tandis que les fournisseurs coréens de HBM jouent un rôle central dans la fourniture de plates-formes d'IA conçues aux États-Unis. Micron est entré dans la production en grand volume d'un HBM4 à 12 couches de 36 Go au cours du premier trimestre 2026, offrant une bande passante de plus de 2,8 To/s et une efficacité énergétique supérieure de plus de 20 % à celle de sa génération HBM3E. La société a également testé un HBM4 de 48 Go à 16 couches, augmentant ainsi la capacité par emplacement HBM d'environ 33 % par rapport aux produits de 36 Go à 12 couches. Les accélérateurs d'IA combinent de plus en plus plusieurs piles HBM au sein d'un seul package, faisant de la bande passante mémoire l'une des principales contraintes de performances du système. La demande américaine va donc au-delà de la capacité brute vers la bande passante par watt, l'efficacité thermique, le rendement du boîtier avancé, la hauteur de la pile, l'intégrité du signal et une co-conception plus étroite entre les processeurs et la mémoire.

• 

  Télécharger un échantillon gratuit pour en savoir plus sur ce rapport.

Principales conclusions

• Type de produit leader :La mémoire à large bande passante (Hbm) devrait dominer avec environ 82 % de part de marché en 2026, car les accélérateurs d'IA nécessitent de plus en plus de bande passante de plusieurs téraoctets par seconde et d'une mémoire haute capacité empilée verticalement.
• Application phare :Le calcul haute performance devrait représenter environ 47 % de la demande en 2026, stimulé par la formation en IA, l'inférence, le calcul scientifique, les systèmes accélérateurs et les charges de travail de traitement de données gourmandes en mémoire.
• Région leader :On estime que l’Asie-Pacifique détiendra environ 58 % de part de marché en 2026, soutenue par les capacités de fabrication dominantes de HBM en Corée du Sud et par la vaste infrastructure de fabrication et de conditionnement de semi-conducteurs dans la région.
• Région à la croissance la plus rapide :L’Amérique du Nord devrait connaître une croissance annuelle d’environ 27,6 % à mesure que l’infrastructure d’IA à grande échelle, le déploiement d’accélérateurs, les centres de données avancés, le cloud computing et les investissements nationaux dans les semi-conducteurs accélèrent la consommation de mémoire.
• Tendance technologique :HBM4 redéfinit les performances de bande passante avec une interface de 2 048 bits et des produits commerciaux offrant plus de 2,8 To/s par pile, augmentant considérablement le mouvement des données pour les processeurs d'IA de nouvelle génération.
• Moteur du marché :L'intelligence artificielle reste le principal catalyseur de la demande, Samsung s'attendant à ce que ses ventes de HBM soient multipliées par plus de 3 en 2026 par rapport à 2025, à mesure que l'infrastructure de l'IA se développe.
• Paysage concurrentiel :Le paysage fourni comprend 5 entreprises réparties dans 2 pays, tandis que la concurrence s'intensifie autour des piles à 12 et 16 couches, des matrices de base personnalisées, du rendement de l'emballage, des thermiques, de la capacité et de la bande passante.
• Perspectives d'avenir :HBM4E poussera encore plus loin les performances de la mémoire, avec des échantillons à 12 couches atteignant jusqu'à 16 Gbit/s par broche et une bande passante d'environ 4,0 To/s pour les plates-formes informatiques d'IA de nouvelle génération.

Dernières tendances

La tendance la plus forte qui façonne le marché des HMC et HBM en 2026 est la transition du HBM3E vers le HBM4 et les premiers HBM4E, car les accélérateurs d’IA exigent des interfaces plus larges, des capacités de pile plus élevées et une efficacité énergétique améliorée. Le HBM4 commercial utilise une interface de 2 048 bits, doublant la largeur du bus par rapport aux conceptions HBM de la génération précédente. Le HBM4 de 36 Go à 12 couches de Micron offre plus de 2,8 To/s par pile à des vitesses supérieures à 11 Gbit/s par broche et offre une efficacité énergétique supérieure de 20 % à celle du HBM3E. Le HBM4 commercialisé par Samsung fonctionne à un débit constant de 11,7 Gbit/s et peut évoluer jusqu'à environ 13 Gbit/s. Ces augmentations de performances font passer la mémoire d’un composant de support à une contrainte principale de conception du système d’IA. Le calcul haute performance, estimé à environ 47 % de la demande en 2026, en profite directement car la formation et l’inférence de modèles nécessitent de plus en plus que les processeurs déplacent d’énormes quantités de paramètres, d’activations et de données intermédiaires. Les fournisseurs optimisent donc les puces DRAM, les puces de base logique, les vias traversant le silicium, la liaison, la résistance thermique et l'architecture du boîtier en tant que système intégré.

Une autre tendance importante est la migration vers un nombre de couches plus élevé et des HBM personnalisés. Micron a échantillonné un HBM4 à 16 couches de 48 Go, offrant environ 33 % de capacité en plus par pile que son produit de 36 Go à 12 couches, tandis que Samsung développe des architectures HBM4E et HBM personnalisées. Les échantillons HBM4E à 12 couches de Samsung atteignent des vitesses allant jusqu'à 16 Gbit/s et une bande passante d'environ 4,0 To/s, tandis qu'une liaison hybride en cuivre de nouvelle génération est en cours de développement pour prendre en charge 16 couches ou plus et réduire la résistance thermique de plus de 20 % par rapport à une liaison par compression thermique conventionnelle. Ce changement est particulièrement important pour les réseaux et les centres de données, qui devraient représenter environ 31 % de la demande d'applications. Les systèmes d’IA hyperscale nécessitent de plus en plus de milliers d’accélérateurs connectés via des structures à haut débit, ce qui rend la capacité par package et la bande passante par watt importantes au niveau du processeur et du centre de données. Le marché évolue donc vers une co-conception mémoire-processeur plus étroite, des matrices de base logique personnalisées, des piles à plus haute densité et des architectures de refroidissement améliorées.

Dynamique du marché

Conducteur

""Le déploiement rapide d'accélérateurs d'IA crée une demande sans précédent de mémoire empilée à large bande passante.""

Le principal moteur du marché des HMC et HBM est la croissance extraordinaire de l’intelligence artificielle, où la bande passante mémoire détermine de plus en plus l’efficacité avec laquelle les GPU et les accélérateurs spécialisés peuvent utiliser leurs ressources de calcul. Le calcul haute performance représente environ 47 % de la demande estimée du marché en 2026, car la formation et l'inférence de l'IA nécessitent un accès simultané à des milliards, voire des milliards de paramètres de modèle. Les canaux de mémoire conventionnels ne peuvent pas fournir une bande passante suffisante sans augmenter la consommation d'énergie et la complexité de la carte, ce qui rend les interfaces extrêmement larges de HBM de plus en plus importantes. Les produits HBM4 actuels dépassent 2,8 To/s par pile, tandis que les échantillons HBM4E peuvent atteindre environ 4,0 To/s. Plusieurs piles intégrées autour d’un accélérateur peuvent donc fournir une bande passante globale mesurée en dizaines de téraoctets par seconde. Cette capacité permet aux processeurs de passer moins de temps à attendre les transferts de mémoire et plus de temps à effectuer des calculs.

L’expansion des capacités des fournisseurs renforce ce moteur. Samsung s'attend à ce que ses ventes de HBM augmentent de plus de 3 fois en 2026 par rapport à 2025 et augmente de manière proactive sa capacité de fabrication de HBM4. Micron est entré dans la production en grand volume du HBM4 au cours du premier trimestre 2026, tandis que SK Hynix reste un fournisseur majeur des principaux écosystèmes d'accélérateurs d'IA. On estime que la mémoire à large bande passante représentera environ 82 % de la demande totale de HMC et HBM en 2026, démontrant à quel point les investissements actuels se sont réorientés vers les architectures HBM. Les réseaux et les centres de données représentent environ 31 % de la demande supplémentaire, car les hyperscalers déploient des clusters d'accélérateurs contenant des centaines ou des milliers de processeurs. À mesure que la taille des clusters augmente, la bande passante mémoire, la capacité, les caractéristiques thermiques et l'efficacité énergétique deviennent de plus en plus importantes pour les performances globales du système et les économies d'exploitation.

Retenue

"« Les exigences complexes en matière d'empilage et d'emballage avancées limitent le rendement de fabrication et l'évolutivité de l'approvisionnement. »"

La principale contrainte est la complexité de fabrication associée à l'empilement vertical de plusieurs puces DRAM, à l'intégration des puces de base logique, à la formation de vias traversant le silicium, au contrôle de la hauteur de la pile, à la liaison des puces et à l'obtention d'un comportement thermique acceptable. Une pile HBM à 12 couches nécessite une interconnexion fiable entre 12 puces DRAM plus la structure de base, tandis que les configurations à 16 couches augmentent encore le nombre d'interfaces et de points de défauts potentiels. Le HBM4 de 48 Go à 16 couches de Micron augmente la capacité par placement d'environ 33 %, mais pour atteindre cette densité, il faut un amincissement, une liaison, un alignement et une gestion thermique très précis. Si le rendement effectif de chaque étage empilé n’est pas étroitement contrôlé, le rendement cumulé du paquet peut diminuer considérablement à mesure que le nombre de couches augmente. Les fabricants exigent donc des technologies avancées d’inspection, de criblage de matrices de qualité et d’emballage avant l’assemblage final.

La densité thermique présente une autre contrainte, car plusieurs piles HBM fonctionnent extrêmement près des processeurs consommant des centaines, voire plus de 1 000 watts au niveau du package dans les systèmes d'IA avancés. Des interfaces plus larges et une signalisation plus rapide augmentent les performances, mais peuvent également augmenter la complexité thermique et l'intégrité du signal. L'approche de liaison hybride en cuivre de nouvelle génération de Samsung vise une résistance thermique inférieure de plus de 20 % par rapport à la liaison par compression thermique, illustrant l'ampleur de l'optimisation thermique requise pour les futures configurations à 16 couches et supérieures. Les exigences de fabrication haut de gamme de HBM limitent également le nombre de fournisseurs capables de produire des produits compétitifs à grande échelle. Le paysage fourni ne contient que 5 entreprises, alors que la base actuelle de fabrication de mémoire est encore plus concentrée. Cette concentration peut créer des goulots d’étranglement en termes de capacité lorsque la demande d’IA augmente plus rapidement que l’offre de salles blanches, de plaquettes, d’emballages avancés et de substrats.

Opportunité

""HBM4E et HBM personnalisé créent des opportunités substantielles pour la co-conception mémoire-processeur.""

Le HBM personnalisé représente l'une des opportunités les plus importantes jusqu'en 2035, car les concepteurs d'accélérateurs ont de plus en plus besoin d'architectures de mémoire optimisées pour des charges de travail de calcul spécifiques plutôt que d'interfaces standardisées uniquement. Samsung prévoit de commencer l’échantillonnage HBM personnalisé en 2027, suite au développement commercial des HBM4 et HBM4E. HBM4 intègre déjà des matrices de base logique de plus en plus sophistiquées, et les futurs produits personnalisés pourront optimiser la logique d'interface, la gestion de l'alimentation, la gestion des erreurs, l'allocation de bande passante et la communication par accélérateur. Le calcul haute performance représente environ 47 % de la demande, offrant ainsi une large clientèle pour la mémoire co-conçue. La personnalisation peut également aider les concepteurs de systèmes à améliorer l’efficacité énergétique, car le déplacement des données consomme souvent une énergie importante dans les systèmes d’IA. Réduire de 10 % les mouvements de données inutiles peut affecter considérablement l’efficacité opérationnelle de milliers d’accélérateurs.

Les piles de plus grande capacité créent une autre opportunité majeure. Le HBM4 de 48 Go à 16 couches de Micron offre environ 33 % de capacité en plus par emplacement que son produit de 36 Go à 12 couches, permettant aux packages d'accélérateurs de prendre en charge des modèles d'IA plus grands sans augmenter le nombre d'empreintes HBM. Le HBM4E de Samsung atteint environ 16 Gbit/s par broche et 4,0 To/s par pile, offrant ainsi une extension supplémentaire de la bande passante. Les réseaux et les centres de données, qui devraient représenter environ 31 % de la demande en 2026, peuvent en bénéficier car l'inférence de l'IA gère de plus en plus de longues fenêtres contextuelles, des charges de travail multimodales et de grands systèmes de récupération. Plus de mémoire par accélérateur peut réduire le besoin de distribuer les paramètres du modèle sur des processeurs supplémentaires, simplifiant ainsi potentiellement la communication et réduisant la latence. Les fournisseurs capables de combiner une capacité plus élevée, une plus grande bande passante, une efficacité énergétique améliorée et une liaison avancée devraient répondre à la demande croissante.

Défi

""La densité de puissance et la gestion thermique deviennent des contraintes critiques à mesure que la bande passante HBM s'accélère.""

Le défi technique le plus important consiste à gérer la chaleur tout en augmentant la bande passante mémoire et la densité de la pile. HBM4 double la largeur de l'interface à 2 048 bits et fournit plus de 2,8 To/s par pile, tandis que HBM4E atteint environ 4,0 To/s. Ces gains placent davantage de canaux de mémoire et de circuits actifs dans une zone de boîtier très limitée. Les accélérateurs d’IA génèrent également une chaleur importante, créant un environnement thermique dans lequel la mémoire doit fonctionner à proximité d’une logique haute puissance. Un package contenant 8 piles HBM, chacune délivrant 2,8 To/s, pourrait théoriquement fournir plus de 22 To/s de bande passante mémoire globale, mais une telle densité augmente les défis en matière de refroidissement, de fourniture d'énergie et de conception mécanique. Un mauvais contrôle thermique peut réduire la fréquence de fonctionnement, augmenter les taux d’erreur et raccourcir la durée de vie des composants.

Les feuilles de route de l'industrie vers 16 couches ou plus intensifient le défi car les piles plus épaisses augmentent la distance que la chaleur doit parcourir depuis les matrices supérieures vers les structures de refroidissement. La technologie hybride de liaison du cuivre de Samsung vise à réduire la résistance thermique de plus de 20 %, démontrant l'importance de l'innovation en matière d'emballage ainsi que de la mise à l'échelle de la DRAM. La pression concurrentielle accélère également les cycles de production : le HBM4 est entré en production de masse en 2026 alors que les échantillons du HBM4E étaient déjà expédiés quelques mois plus tard. Les fournisseurs doivent donc qualifier de nouveaux procédés, améliorer les rendements et accroître leurs capacités dans des délais de développement de plus en plus réduits. La mémoire à large bande passante représente déjà environ 82 % de la demande estimée du marché, ce qui signifie que les retards de fabrication sur une génération peuvent affecter considérablement le positionnement des fournisseurs. Atteindre simultanément performances, performances thermiques, fiabilité et rendement volumique restera l’un des défis déterminants du marché jusqu’en 2035.

• 

  Télécharger un échantillon gratuit pour en savoir plus sur ce rapport.

Analyse de segmentation

Par types

Cube de mémoire hybride (Hmc) :On estime que le cube de mémoire hybride (Hmc) représente environ 11 % de la demande du marché des HMC et HBM en 2026, le positionnant bien en dessous de la mémoire à haut débit (Hbm), tout en préservant sa pertinence dans les architectures de mémoire spécialisées à haut débit. HMC a introduit un changement architectural important en empilant plusieurs couches de DRAM au-dessus d'une couche logique et en les connectant via des vias traversant le silicium, démontrant ainsi comment l'intégration tridimensionnelle pouvait surmonter les limitations de bande passante associées à la mémoire planaire conventionnelle. Son approche d'interface série offrait un débit global élevé et des exigences d'interconnexion réduites au niveau de la carte, mais l'industrie s'est de plus en plus standardisée autour de HBM pour les accélérateurs et les architectures graphiques grand public. La part estimée de 11 % de HMC est environ 71 points de pourcentage inférieure à celle de HBM, illustrant l'ampleur de cette transition technologique. Le segment reste techniquement pertinent car plusieurs principes associés à HMC, notamment l'intégration verticale, la gestion de mémoire assistée par logique, les interconnexions courtes et le conditionnement tridimensionnel, continuent d'influencer le développement avancé de la mémoire. Le calcul haute performance représente environ 47 % de la demande totale d'applications, mais les accélérateurs d'IA actuels favorisent massivement les écosystèmes HBM, car les interfaces standardisées et les chaînes d'approvisionnement d'emballage établies simplifient l'intégration. HMC devrait donc rester une catégorie spécialisée jusqu’en 2035 plutôt que de revenir au leadership.

Mémoire à large bande passante (Hbm) :On estime que la mémoire à large bande passante (Hbm) dominera le marché des HMC et HBM avec une part d'environ 82 % en 2026. Le leadership du segment est tiré par les accélérateurs d'IA, le calcul haute performance, les processeurs de centre de données, les architectures graphiques et les systèmes réseau de plus en plus gourmands en bande passante. HBM4 représente une transition technique majeure car son interface s'étend à 2 048 bits, soit deux fois la largeur de bus de la génération précédente. Les produits HBM4 à 12 couches actuels peuvent fonctionner à plus de 11 Gbit/s par broche et fournir plus de 2,8 To/s de bande passante par pile, soit plus du double de la bande passante par rapport aux configurations HBM3E tout en améliorant l'efficacité énergétique de plus de 20 %. Un package de processeur utilisant 8 de ces piles pourrait théoriquement accéder à plus de 22 To/s de bande passante mémoire globale, illustrant pourquoi HBM est devenu fondamental dans la conception de systèmes d’IA. Le calcul haute performance représente environ 47 % de la demande d'applications, tandis que les réseaux et les centres de données contribuent à hauteur de 31 %, ce qui signifie qu'environ 78 % du marché est associé à des environnements à forte intensité de calcul et orientés infrastructure. Les fournisseurs de HBM passent désormais de produits à 12 couches à des produits à 16 couches, avec un HBM4 à 16 couches de 48 Go augmentant la capacité par pile d'environ 33 % par rapport aux configurations de 36 Go. La validation et le calendrier d'expédition du HBM4 influenceront également le positionnement des fournisseurs en 2026, alors que les plates-formes d'IA de nouvelle génération évoluent vers un déploiement en volume.

Autre:On estime que les autres représentent environ 7 % de la demande du marché des HMC et HBM en 2026, couvrant les configurations spécialisées de mémoire empilée et les architectures associées en dehors des principales catégories HMC et HBM. Bien que ce segment reste 75 points de pourcentage inférieur à HBM, il offre un espace d'innovation pour les systèmes de mémoire optimisés autour de processeurs spécialisés, de plates-formes de recherche ou de calculs spécifiques à des applications. Le traitement en mémoire est une direction de développement, car rapprocher les calculs sélectionnés des données stockées peut réduire l'énergie et la latence associées au transfert répété d'informations entre les processeurs et la mémoire. Une recherche expérimentale HBM-PIM publiée en 2026 a démontré des performances matricielles atteignant environ 14,9 GFLOP/s sur un seul pseudo-canal HBM, soulignant le potentiel de la mémoire à participer plus directement aux charges de travail de calcul. D'autres architectures peuvent également explorer des interconnexions alternatives, l'intégration logique, la gestion des erreurs et les techniques de packaging. Il est peu probable que ce segment concurrence la part d'environ 82 % de HBM dans l'accélération de l'IA au cours de la période de prévision, mais les technologies spécialisées pourraient influencer les futures générations de HBM. À mesure que la taille des modèles, la longueur des contextes et les volumes d'inférence augmentent, la réduction du mouvement des données devient de plus en plus importante, car la bande passante mémoire et la consommation d'énergie peuvent limiter l'utilisation du processeur.

Par candidatures

Graphique:On estime que les graphiques représentent environ 22 % de la demande du marché HMC et HBM en 2026, soutenus par la visualisation professionnelle, les processeurs graphiques haut de gamme, la création de contenu, le rendu, la simulation et l’informatique graphique intensive. HBM était à l'origine commercialisé de manière importante dans les produits graphiques parce que sa large interface offrait une bande passante considérablement plus grande dans un encombrement plus petit que les arrangements de mémoire externe conventionnels. Les charges de travail graphiques modernes traitent les textures haute résolution, la géométrie, les données de lancer de rayons, les tampons d'image et les opérations de rendu de plus en plus assistées par l'IA. Une image 4K contient plus de 8 millions de pixels par image, tandis que la 8K dépasse 33 millions de pixels, ce qui exerce une pression croissante sur la bande passante mémoire lorsque des fréquences d'images élevées et des effets complexes sont combinés. Les graphiques représentent une part inférieure à celle du calcul haute performance (environ 47 %), mais ils restent un environnement de développement technologique important, car de nombreuses architectures GPU servent à la fois les charges de travail graphiques et d'IA. La bande passante HBM4 supérieure à 2,8 To/s par pile offre une marge importante pour les systèmes de visualisation de nouvelle génération, bien que des considérations de coût signifient que HBM est généralement concentré dans les graphiques haut de gamme plutôt que dans les configurations grand public. Les stations de travail avancées et les systèmes graphiques professionnels devraient continuer à utiliser une mémoire à large bande passante où la densité des performances justifie une plus grande complexité de conditionnement.

Calcul haute performance :On estime que le calcul haute performance dominera le marché des HMC et HBM avec une part d’environ 47 % en 2026. La formation et l’inférence en intelligence artificielle sont les moteurs de croissance les plus importants au sein de cette application, car les performances des accélérateurs dépendent de plus en plus du déplacement des paramètres du modèle et des données intermédiaires suffisamment rapidement pour maintenir les unités de calcul actives. HBM4 fournit une interface de 2 048 bits et plus de 2,8 To/s de bande passante par pile, permettant aux packages d'accélérateurs multi-stack d'atteindre une bande passante mémoire globale supérieure à 20 To/s. La transition s'accélère à mesure que le HBM4 entre en production de masse et que le développement du HBM4E progresse jusqu'en 2027. Le marché mondial des semi-conducteurs devrait croître de plus de 25 % en 2026, avec une croissance d'environ 30 % pour les semi-conducteurs de mémoire, reflétant l'impact disproportionné de l'infrastructure d'IA sur la demande de mémoire. Les applications du calcul haute performance incluent également les simulations scientifiques, l'analyse technique, la recherche informatique et les charges de travail numériques à grande échelle où les processeurs accèdent de manière répétée à de vastes ensembles de données. La proximité de HBM avec le processeur réduit la distance d'interconnexion et permet un large transfert de données parallèle. Avec environ 47 % de part de marché, cette application a 16 points de pourcentage d'avance sur les réseaux et les centres de données et 25 points de pourcentage sur les graphiques, renforçant ainsi sa position de principal centre de demande jusqu'en 2035.

Réseaux et centres de données :On estime que les réseaux et les centres de données représentent environ 31 % de la demande du marché des HMC et HBM en 2026, faisant de ce segment la deuxième application en importance. L'infrastructure hyperscale combine de plus en plus des milliers d'accélérateurs d'IA, des interfaces réseau à haut débit, des commutateurs, des systèmes de stockage et des processeurs spécialisés, créant ainsi une demande pour des architectures de mémoire prenant en charge un mouvement rapide des données avec une consommation d'énergie contrôlée. HBM est particulièrement important dans les serveurs d'IA car les packages d'accélérateurs peuvent intégrer plusieurs piles directement à côté des matrices de calcul. Le HBM4 actuel fournit plus de 2,8 To/s par pile et une efficacité énergétique supérieure de plus de 20 % à celle des implémentations HBM3E comparables de la génération précédente, aidant ainsi les opérateurs à améliorer la bande passante sans augmentation proportionnelle de l'énergie mémoire. Les fournisseurs de services cloud nord-américains ont accéléré leurs investissements dans l'infrastructure d'IA à partir de fin 2025, à mesure que les charges de travail d'inférence et d'agents d'IA se sont développées, renforçant la demande de qualification et d'approvisionnement HBM4 en 2026. Les charges de travail de réseau peuvent également bénéficier d'une mémoire à large bande passante où le traitement des paquets, les tables de routage, les analyses ou la gestion accélérée des données nécessitent un accès rapide à de grands ensembles de données. La part des applications d'environ 31 % est 9 points de pourcentage au-dessus des graphiques mais 16 points de pourcentage en dessous du calcul haute performance. L'expansion continue des clusters d'IA devrait de plus en plus brouiller la distinction entre la demande de HPC et celle des centres de données, car les grandes installations cloud exploitent désormais certains des systèmes informatiques les plus puissants au monde.

• 

  Télécharger un échantillon gratuitpour en savoir plus sur ce rapport.

Perspectives régionales

Amérique du Nord

On estime que l’Amérique du Nord représente environ 28 % de la demande du marché des HMC et HBM en 2026 et devrait croître d’environ 27,6 % par an, ce qui en fera l’un des marchés régionaux à la croissance la plus rapide. Les États-Unis comptent Advanced Micro Devices, Intel et Micron parmi les 5 sociétés fournies, ce qui signifie que 3 participants, soit environ 60 % du groupe concurrentiel fourni, sont basés aux États-Unis. La demande régionale est fortement influencée par l’infrastructure cloud hyperscale, la conception d’accélérateurs d’IA, le calcul haute performance, l’expansion des centres de données, le calcul scientifique et le développement avancé de semi-conducteurs. Le calcul haute performance représente environ 47 % de la demande mondiale d’applications et s’aligne étroitement sur l’infrastructure d’IA en expansion rapide de l’Amérique du Nord.

Les besoins en mémoire s'intensifient à mesure que les plates-formes d'accélérateurs de nouvelle génération passent à HBM4. Les produits HBM4 actuels offrent plus de 2,8 To/s par pile via des interfaces 2 048 bits, tandis que les configurations à 16 couches peuvent fournir environ 48 Go de capacité par pile. Les fournisseurs de cloud nord-américains sont également devenus des moteurs majeurs de la demande d’inférence d’IA, en particulier à mesure que les applications d’agents d’IA augmentent l’intensité de calcul. La région reste dépendante d’écosystèmes de fabrication et d’emballage répartis à l’échelle mondiale, mais les investissements américains dans les semi-conducteurs encouragent une capacité nationale supplémentaire. La part estimée de l'Amérique du Nord, estimée à 28 %, la place derrière l'Asie-Pacifique, mais nettement devant la plupart des autres régions en termes de consommation de mémoire haute performance.

Europe

On estime que l’Europe représentera environ 10 % de la demande du marché des HMC et HBM en 2026, soutenue par les centres de calcul haute performance, la recherche scientifique, l’informatique automobile, l’IA industrielle, l’ingénierie avancée, les télécommunications et l’infrastructure des centres de données. La région dispose d’une capacité de fabrication de HBM relativement limitée, mais d’une demande importante en accélérateurs et en plates-formes informatiques gourmandes en mémoire. Le calcul haute performance représente environ 47 % de la demande du marché mondial, offrant à l’Europe un important canal de consommation via les centres de calcul intensif et les infrastructures de recherche. Les grands systèmes informatiques intègrent de plus en plus de milliers de nœuds de processeurs et d’accélérateurs, multipliant ainsi la quantité de mémoire à large bande passante requise par installation.

La demande européenne est également soutenue par le développement des centres de données et les initiatives informatiques souveraines. Les réseaux et les centres de données représentent environ 31 % de la demande mondiale d'applications, tandis que les graphiques en représentent environ 22 %. La bande passante du HBM4 supérieure à 2,8 To/s par pile est particulièrement précieuse pour les simulations scientifiques et les charges de travail d'IA où l'utilisation du processeur dépend d'un accès rapide à la mémoire. La part de marché estimée de l'Europe, estimée à 10 %, reste nettement inférieure aux 58 % environ de l'Asie-Pacifique, ce qui reflète la concentration géographique de la production de mémoire en Corée du Sud et dans les chaînes d'approvisionnement asiatiques plus larges de semi-conducteurs. Cependant, les investissements dans les infrastructures régionales d’IA devraient soutenir la croissance jusqu’en 2035.

Asie-Pacifique

On estime que l’Asie-Pacifique dominera le marché des HMC et HBM avec une part d’environ 58 % en 2026, soutenue par la concentration des chaînes d’approvisionnement avancées de production de DRAM, de fabrication de semi-conducteurs, d’emballage, de fabrication électronique et de matériel d’IA. Samsung et SK Hynix représentent la Corée du Sud parmi les 5 sociétés approvisionnées et constituent 2 des principaux fournisseurs mondiaux de HBM. La concurrence dans le secteur s'est intensifiée en 2026, alors que Samsung a finalisé la validation du HBM4 et commencé ses expéditions au cours du deuxième trimestre, tandis que d'autres fournisseurs ajustaient leurs calendriers de qualification et de production. L'expansion de la capacité HBM reste une priorité stratégique majeure dans la région, alors que les fabricants redirigent les ressources DRAM avancées vers la mémoire liée à l'IA.

La Corée du Sud est particulièrement importante car Samsung et SK Hynix étendent leur mémoire et leur capacité de fabrication avancée pour répondre à la demande à long terme en matière d'IA. SK Hynix a annoncé environ 54 300 milliards de wons d'investissements supplémentaires dans les installations de production, illustrant l'intensité capitalistique du cycle actuel d'expansion de la mémoire. Les prévisions du secteur indiquent que la demande de DRAM et de NAND pourrait croître d'environ 19 % par an jusqu'en 2030, à mesure que l'infrastructure de l'IA se développe. La part de l'Asie-Pacifique, d'environ 58 %, est 30 points de pourcentage supérieure à la part estimée de 28 % de l'Amérique du Nord, ce qui reflète la concentration manufacturière de la région. La transition vers HBM4, HBM4E, un empilement à 16 couches, une liaison avancée et une mémoire personnalisée devrait aider l'Asie-Pacifique à conserver son leadership jusqu'en 2035.

l'Amérique latine

On estime que l’Amérique latine représentera environ 2 % de la demande du marché des HMC et HBM en 2026, reflétant une production nationale limitée de mémoire empilée avancée et une base installée comparativement plus petite d’infrastructure d’accélérateur d’IA. La demande est principalement associée aux serveurs importés, à l'infrastructure cloud, au calcul de recherche, aux postes de travail graphiques, aux systèmes de télécommunications et aux centres de données régionaux. Les réseaux et les centres de données représentent environ 31 % de la demande mondiale, offrant ainsi la plus forte opportunité régionale à long terme à mesure que les services numériques et les charges de travail cloud se développent. La mémoire à large bande passante est généralement intégrée dans des systèmes d'accélérateurs complets plutôt que achetée indépendamment par les utilisateurs finaux régionaux.

La croissance devrait s’accélérer à mesure que l’inférence de l’IA se répartit géographiquement et que les entreprises adoptent davantage l’informatique accélérée. Une plate-forme de serveur contenant 8 piles HBM4 fonctionnant à plus de 2,8 To/s par pile peut théoriquement fournir une bande passante globale supérieure à 22 To/s, illustrant les performances disponibles pour les installations régionales de cloud et de recherche qui adoptent du matériel de nouvelle génération. La part de l'Amérique latine, soit environ 2 %, reste faible par rapport aux 58 % de l'Asie-Pacifique, mais le déploiement croissant de systèmes de centres de données basés sur des accélérateurs devrait progressivement augmenter la consommation de HBM jusqu'en 2035.

Moyen-Orient et Afrique

On estime que le Moyen-Orient et l’Afrique représenteront environ 2 % de la demande du marché des HMC et HBM en 2026, soutenus par les infrastructures émergentes d’IA, les initiatives informatiques souveraines, le développement de centres de données à grande échelle, la modernisation des télécommunications et le calcul scientifique. Les gouvernements régionaux et les investisseurs technologiques s'intéressent de plus en plus aux grands clusters d'IA, qui peuvent nécessiter des milliers d'accélérateurs et une capacité de mémoire à large bande passante importante. Le calcul et les réseaux haute performance ainsi que les centres de données représentent collectivement environ 78 % de la demande mondiale d'applications, ce qui correspond étroitement aux types de projets d'infrastructure qui stimulent l'adoption régionale.

La région reste dépendante des processeurs et de la mémoire importés car aucune des cinq sociétés fournies n'a son siège social au Moyen-Orient ou en Afrique. Cependant, HBM est de plus en plus utilisé dans le cadre de plates-formes intégrées d’accélérateurs d’IA, permettant une adoption régionale sans fabrication de mémoire nationale. Les configurations HBM4 fournissant plus de 2,8 To/s par pile et les futurs produits dotés de capacités plus élevées peuvent prendre en charge des clusters de formation et d'inférence de plus en plus sophistiqués. La part estimée de 2 % de la région devrait rester relativement modeste, mais l'accélération des investissements dans la capacité de calcul de l'IA et des centres de données ouvre une voie de croissance significative jusqu'en 2035.

Liste des principales sociétés HMC et HBM

• Samsung (Corée du Sud)
• SK Hynix (Corée du Sud)
• Advanced Micro Devices (États-Unis)
• Intel (États-Unis)
• Micron (États-Unis)

Part de marché des 2 principales entreprises

SK Hynix :On estime que SK Hynix détiendra environ 48 % du marché adressable des fournisseurs de HBM en 2026, conservant une position de leader grâce à des relations de qualification établies, une production avancée de HBM, une fabrication en grand volume et une forte exposition à la demande d'accélérateurs d'IA. La société a joué un rôle central dans la transition des HBM3 et HBM3E vers HBM4, car les systèmes d'IA nécessitent un débit de mémoire considérablement plus élevé. Le calcul haute performance représente environ 47 % de la demande totale de HMC et HBM, offrant une base de demande favorable aux fournisseurs proposant des produits qualifiés à haut volume. SK Hynix a également annoncé des investissements de production substantiels, dont environ 54 300 milliards de wons associés à l'expansion des infrastructures de fabrication. Un tel investissement est important car HBM nécessite à la fois une capacité DRAM avancée et des ressources de conditionnement sophistiquées, créant une chaîne d'approvisionnement plus complexe que la mémoire conventionnelle. La transition vers des produits à 12 et 16 couches augmente le nombre de puces intégrées verticalement et augmente donc les exigences en matière d'amincissement des tranches, de vias traversant le silicium, de liaison, de gestion thermique et de filtrage des puces connues. Alors que HBM représente environ 82 % du marché plus large des HMC et HBM, le maintien de rendements de production élevés et la qualification rapide des clients restent essentiels à la position concurrentielle de l'entreprise.

Samsung :On estime que Samsung représentera environ 35 % du marché adressable des fournisseurs de HBM en 2026, à mesure qu'il augmente les expéditions de HBM4 et étend la capacité des systèmes d'IA de nouvelle génération. La société a indiqué que les ventes de HBM pourraient être multipliées par plus de 3 en 2026 par rapport à 2025, démontrant l'ampleur de la demande associée aux accélérateurs d'IA et à l'informatique des centres de données. Le HBM4 de Samsung fonctionne autour de 11,7 Gbit/s dans les configurations commerciales et peut évoluer jusqu'à environ 13 Gbit/s, tandis que son développement HBM4E vise des vitesses allant jusqu'à 16 Gbit/s et une bande passante approchant les 4,0 To/s par pile. Ces niveaux de performance sont de plus en plus importants car le calcul et les réseaux haute performance et les centres de données représentent collectivement environ 78 % de la demande du marché. Samsung développe également une liaison hybride avancée en cuivre pour les futurs HBM à nombre de couches élevé, ciblant une résistance thermique inférieure de plus de 20 % par rapport à une liaison par compression thermique conventionnelle. Une résistance thermique inférieure devient de plus en plus précieuse à mesure que le nombre de piles passe de 12 couches à 16 couches et au-delà. La vaste base de fabrication de semi-conducteurs de Samsung offre des opportunités de coordonner la DRAM, les matrices de base logique, l'emballage et la technologie des processus à mesure que le HBM personnalisé devient plus important.

Analyse des investissements

Les investissements sur le marché des HMC et HBM s'accélèrent autour de la fabrication avancée de DRAM, du traitement via le silicium, de l'amincissement des tranches, du collage, du conditionnement, des matrices de base logique, des tests, de la gestion thermique et de l'amélioration du rendement de production. Le TCAC prévu de 24,2 % du marché entre 2026 et 2035 crée de fortes incitations à accroître la capacité, en particulier parce que la mémoire à large bande passante (Hbm) devrait représenter environ 82 % de la demande en 2026. L'infrastructure d'IA est le principal catalyseur d'investissement, le calcul haute performance représentant environ 47 % des applications et les réseaux et centres de données représentant environ 31 %. Ensemble, ces catégories représentent environ 78 % de la demande du marché. SK Hynix a annoncé environ 54 300 milliards de wons d'investissements supplémentaires liés à la production, démontrant l'intensité capitalistique associée à la sécurisation de l'approvisionnement en mémoire à long terme. L'expansion de la capacité nécessite plus que des tranches DRAM supplémentaires, car HBM consomme des ressources d'emballage et nécessite plusieurs puces pour chaque pile finie. Le passage d'une configuration à 8 couches à une configuration à 12 couches augmente le nombre de puces DRAM de 50 %, tandis que le passage de 12 couches à 16 couches en ajoute environ 33 % supplémentaires. Les fournisseurs ont donc besoin d’investissements coordonnés dans la fabrication et l’emballage avancé pour éviter que les goulots d’étranglement ne se déplacent entre les étapes de production.

Les priorités d'investissement s'orientent également vers le HBM4E et le HBM personnalisé, les fabricants d'accélérateurs recherchant des configurations de mémoire différenciées. HBM4 double la largeur de l'interface de 1 024 bits à 2 048 bits, alors que les produits commerciaux fournissent déjà plus de 2,8 To/s par pile. Le développement du HBM4E pousse la bande passante vers environ 4,0 To/s, augmentant ainsi les exigences en matière d'intégrité du signal, d'intégration logique, de refroidissement et de conception de boîtier. La liaison hybride en cuivre est un autre domaine d'investissement, car les approches de nouvelle génération visent une résistance thermique inférieure de plus de 20 % et peuvent faciliter les empilements contenant 16 couches ou plus. On estime que l’Amérique du Nord représentera environ 28 % de la demande en 2026 et connaîtra une croissance annuelle d’environ 27,6 %, créant des opportunités d’investissement dans la fabrication et l’emballage de semi-conducteurs plus proches des principaux clients de l’IA. L'Asie-Pacifique reste le centre de fabrication avec environ 58 % de part de marché, ce qui signifie que les décisions d'investissement équilibrent de plus en plus la diversification géographique et les écosystèmes de fournisseurs établis. Les entreprises qui améliorent leur rendement de seulement 5 points de pourcentage peuvent augmenter considérablement la production utilisable de lignes de production avancées et coûteuses, ce qui rend l'investissement dans le contrôle des processus presque aussi important que la capacité nominale des tranches.

Développement de nouveaux produits

Le développement de nouveaux produits est centré sur HBM4, HBM4E, un nombre de couches plus élevé, une capacité de pile accrue, des matrices de base personnalisées, une consommation d'énergie réduite et des performances thermiques améliorées. HBM4 représente une avancée architecturale substantielle car la largeur de l'interface s'étend jusqu'à 2 048 bits, soit environ 2 fois l'interface de 1 024 bits associée aux générations HBM précédentes. Les produits actuels de 36 Go à 12 couches peuvent dépasser 2,8 To/s par pile, tandis que les configurations de 48 Go à 16 couches augmentent la capacité d'environ 33 %. Cette progression est directement alignée sur le calcul haute performance, qui représente environ 47 % de la demande d’applications estimée pour 2026. Les concepteurs d’accélérateurs d’IA ont de plus en plus besoin de suffisamment de mémoire locale pour prendre en charge des modèles et des fenêtres contextuelles plus grands tout en conservant un accès rapide aux paramètres. Un accélérateur intégrant 8 piles de 48 Go de mémoire pourrait théoriquement fournir 384 Go de capacité HBM directement connectée, contre 288 Go en utilisant 8 piles de 36 Go. De tels gains de capacité peuvent réduire le besoin de partitionner les charges de travail gourmandes en mémoire sur des processeurs supplémentaires, bien que les configurations système pratiques dépendent de l'architecture du processeur et de la conception du package.

HBM4E et HBM personnalisé représentent la prochaine étape de développement, à mesure que les fournisseurs de mémoire intègrent davantage de fonctionnalités logiques et collaborent plus étroitement avec les concepteurs d'accélérateurs. Les échantillons HBM4E atteignant jusqu'à 16 Gbit/s par broche et environ 4,0 To/s par pile démontrent à quelle vitesse les objectifs de bande passante progressent. Par rapport à une pile HBM4 de 2,8 To/s, 4,0 To/s représente une augmentation d'environ 43 %. Le développement s'attaque simultanément à la résistance thermique, car une bande passante plus élevée et des couches supplémentaires concentrent davantage d'activité dans une zone limitée du boîtier. La liaison hybride avancée en cuivre vise des réductions de résistance thermique supérieures à 20 %, prenant en charge les futures configurations à 16 couches et supérieures. Le HBM personnalisé crée également des opportunités pour adapter les matrices de base logique à des accélérateurs spécifiques, optimisant potentiellement la gestion de l'énergie, les interfaces, les fonctionnalités de fiabilité et le mouvement des données. Les réseaux et les centres de données représentent environ 31 % de la demande, ce qui constitue un marché important pour ces développements, à mesure que les installations à grande échelle déploient de plus grands clusters d'IA. La feuille de route des produits jusqu'en 2035 passe par conséquent d'une capacité de mémoire standardisée à une optimisation intégrée de la bande passante, de la capacité, de l'efficacité énergétique, des caractéristiques thermiques, du conditionnement et des fonctionnalités spécifiques au processeur.

Cinq développements récents

• Juin 2026 :Le développement du HBM4E a progressé vers des performances d'environ 16 Gbit/s par broche et une bande passante approchant les 4,0 To/s par pile, ce qui représente environ 43 % de bande passante en plus qu'une implémentation HBM4 de 2,8 To/s et ciblant les accélérateurs d'IA de nouvelle génération.
• Avril 2026 :Samsung a accéléré la commercialisation du HBM4 alors que l'industrie évoluait vers une interface mémoire de 2 048 bits, soit environ 2 fois la largeur de la génération précédente de 1 024 bits, tout en préparant des configurations plus performantes pour répondre à la demande croissante d'infrastructure d'IA.
• Février 2026 :Micron a lancé la production en grand volume d'un HBM4 de 36 Go à 12 couches avec une bande passante de plus de 2,8 To/s par pile et une efficacité énergétique améliorée de plus de 20 % par rapport à sa génération précédente de HBM3E.
• Novembre 2025 :L'accent du développement s'est déplacé vers des architectures HBM à 16 couches capables de fournir environ 48 Go par pile, ce qui représente une capacité environ 33 % supérieure aux configurations de 36 Go à 12 couches et prend en charge des modèles d'IA plus grands dans des empreintes de paquet limitées.
• Septembre 2024 :Le cycle concurrentiel du HBM3E s'est accéléré autour de l'empilement à 12 couches, avec des configurations atteignant environ 36 Go par pile et fournissant la base technologique des produits HBM4 ultérieurs ciblant des interfaces beaucoup plus larges et une bande passante plus élevée.

Couverture du rapport

Le rapport sur le marché HMC et HBM couvre les conditions de l’industrie tout au long de la période d’évaluation 2025-2035, avec une évaluation détaillée de l’évolution technologique, de la segmentation des produits, de la demande d’applications, du positionnement régional, de l’activité concurrentielle, des priorités d’investissement, des contraintes de fabrication et du développement de la mémoire de nouvelle génération. Le marché devrait croître à un TCAC de 24,2 % entre 2026 et 2035, reflétant la forte demande d'architectures de mémoire capables de prendre en charge une informatique de plus en plus gourmande en données. La couverture des produits est limitée aux 3 catégories fournies : Hybrid Memory Cube (Hmc), High-Bandwidth Memory (Hbm) et Autres. On estime que la mémoire à haut débit (Hbm) représentera environ 82 % de la demande en 2026, contre environ 11 % pour les cubes de mémoire hybrides (Hmc) et environ 7 % pour les autres. L'évaluation examine les paramètres techniques critiques, notamment la bande passante mémoire, la largeur de l'interface, le nombre de couches, la capacité de la pile, les vias traversant le silicium, les matrices de base logique, la liaison avancée, la résistance thermique, l'efficacité énergétique, l'intégration des boîtiers et le rendement de fabrication. HBM4 représente une transition générationnelle majeure grâce à son interface de 2 048 bits, soit environ 2 fois la largeur de l'architecture de 1 024 bits associée à la génération précédente. Les configurations HBM4 actuelles peuvent dépasser 2,8 To/s de bande passante par pile, tandis que le développement du HBM4E vise environ 4,0 To/s, ce qui représente une augmentation d'environ 43 % et démontre la progression rapide des performances dans la mémoire empilée avancée.

La couverture des applications est limitée aux 3 catégories fournies : graphiques, calcul haute performance, réseaux et centres de données, estimées à représenter respectivement environ 22 %, 47 % et 31 % de la demande du marché en 2026. Le calcul et les réseaux haute performance ainsi que les centres de données représentent donc au total environ 78 %, illustrant la forte concentration de la demande autour des accélérateurs d'IA, du calcul scientifique, de l'infrastructure cloud et du traitement à forte intensité de données. L'analyse régionale couvre l'Amérique du Nord, l'Europe, l'Asie-Pacifique, l'Amérique latine, le Moyen-Orient et l'Afrique, l'Asie-Pacifique représentant environ 58 % de la demande en 2026 et l'Amérique du Nord environ 28 %. La couverture compétitive inclut les 5 sociétés fournies : Samsung, SK Hynix, Advanced Micro Devices, Intel et Micron. La Corée du Sud apporte 2 entreprises et les États-Unis 3, ce qui signifie qu'environ 60 % du groupe concurrentiel fourni est basé aux États-Unis en termes de nombre d'entreprises. Le rapport évalue en outre la transition d'architectures à 12 couches vers des architectures à 16 couches, où l'augmentation de la pile de 12 à 16 couches de DRAM représente environ 33 % de couches supplémentaires. Il évalue également les configurations de plus grande capacité de 48 Go, les HBM personnalisés, la liaison hybride en cuivre, les besoins en mémoire liés à l'IA, l'expansion de la capacité de production, la co-conception processeur-mémoire, la complexité de l'emballage et l'optimisation thermique comme facteurs importants influençant le marché des HMC et HBM jusqu'en 2035.