HMC- und HBM-Marktgrößen-, Anteils- und Trendanalysebericht nach Produkt (Hybrid Memory Cube (Hmc), High-Bandwidth Memory (Hbm), Sonstige), nach Anwendungen (Grafik, Hochleistungsrechnen, Netzwerke und Rechenzentren), nach Endverbrauch, nach Region und Segmentprognosen – 2035

HMC- und HBM-Marktübersicht

Die Marktgröße von hmc und hbm wurde im Jahr 2025 auf 3725,3 Millionen US-Dollar geschätzt und wird voraussichtlich von 4626,82 Millionen US-Dollar im Jahr 2026 auf 8864,36 Millionen US-Dollar im Jahr 2035 wachsen, was einem durchschnittlichen jährlichen Wachstum von 24,2 % im Prognosezeitraum (2026–2035) entspricht.

Der HMC- und HBM-Markt wächst rasant, da künstliche Intelligenz, beschleunigerbasiertes Computing, Grafikverarbeitung, Hochleistungsrechnen, Netzwerke und Hyperscale-Rechenzentren eine deutlich größere Speicherbandbreite erfordern, als herkömmliche Speicherarchitekturen bieten können. Es wird geschätzt, dass Speicher mit hoher Bandbreite im Jahr 2026 etwa 82 % der Marktnachfrage ausmachen, während Hybrid-Speicherwürfel etwa 11 % und Sonstige etwa 7 % ausmachen. HBM dominiert jetzt neue Hochleistungsbereitstellungen, da vertikal gestapeltes DRAM, Durchkontaktierungen durch Silizium, breite Schnittstellen und fortschrittliche Verpackung eine Speicherbandbreite von mehreren Terabyte pro Sekunde bei kompakten Abmessungen ermöglichen. Aktuelle HBM4-Produkte überschreiten 2,8 TB/s pro Stack und nutzen 2.048-Bit-Schnittstellen, was mehr als der doppelten Bandbreite entspricht, die bei HBM3E-Konfigurationen der vorherigen Generation verfügbar ist. Es wird geschätzt, dass Hochleistungsrechnen im Jahr 2026 etwa 47 % der Anwendungsnachfrage ausmacht, gefolgt von Netzwerken und Rechenzentren mit etwa 31 % und Grafik mit etwa 22 %. Training und Inferenz mit künstlicher Intelligenz sind zu den wichtigsten Nachfragebeschleunigern geworden und treiben Speicheranbieter in Richtung 12-schichtiger, 16-schichtiger, kapazitätsstärkerer und zunehmend kundenspezifischer HBM-Architekturen.

Die Vereinigten Staaten stellen einen wichtigen HMC- und HBM-Markt dar, da das Land führende Entwickler von KI-Beschleunigern, Hyperscale-Cloud-Anbieter, Halbleiterunternehmen, Betreiber von Rechenzentren, Institutionen für Hochleistungsrechnen und fortschrittliche Verpackungsinitiativen beherbergt. Micron, Advanced Micro Devices und Intel sind in den USA in der belieferten Wettbewerbslandschaft vertreten, während koreanische HBM-Lieferanten eine zentrale Rolle bei der Bereitstellung von in den USA entwickelten KI-Plattformen spielen. Micron begann im ersten Quartal 2026 mit der Massenproduktion von 36 GB 12-Layer-HBM4 und lieferte eine Bandbreite von mehr als 2,8 TB/s und eine über 20 % bessere Energieeffizienz als seine HBM3E-Generation. Das Unternehmen hat außerdem 48 GB 16-Layer-HBM4 getestet und damit die Kapazität pro HBM-Platzierung im Vergleich zu 36 GB 12-Layer-Produkten um etwa 33 % erhöht. KI-Beschleuniger vereinen zunehmend mehrere HBM-Stacks in einem einzigen Paket, wodurch die Speicherbandbreite zu einem der wichtigsten Einschränkungen der Systemleistung wird. Die US-Nachfrage verlagert sich folglich über die bloße Kapazität hinaus hin zu Bandbreite pro Watt, thermischer Effizienz, fortschrittlicher Verpackungsausbeute, Stapelhöhe, Signalintegrität und engerem Co-Design zwischen Prozessoren und Speicher.

• 

  Kostenlose Probe herunterladen um mehr über diesen Bericht zu erfahren.

Wichtigste Erkenntnisse

• Führender Produkttyp:Es wird erwartet, dass High-Bandwidth Memory (Hbm) im Jahr 2026 mit einem Marktanteil von etwa 82 % führend sein wird, da KI-Beschleuniger zunehmend eine Bandbreite von mehreren Terabyte pro Sekunde und vertikal gestapelten Speicher mit hoher Kapazität benötigen.
• Leitende Anwendung:Schätzungen zufolge wird Hochleistungsrechnen im Jahr 2026 etwa 47 % der Nachfrage ausmachen, angetrieben durch KI-Training, Inferenz, wissenschaftliches Rechnen, Beschleunigersysteme und speicherintensive Datenverarbeitungs-Workloads.
• Führende Region:Es wird geschätzt, dass der asiatisch-pazifische Raum im Jahr 2026 einen Marktanteil von etwa 58 % halten wird, unterstützt durch dominante HBM-Fertigungskapazitäten in Südkorea und eine umfassende Halbleiterfertigungs- und Verpackungsinfrastruktur in der gesamten Region.
• Am schnellsten wachsende Region:Nordamerika wird voraussichtlich jährlich um etwa 27,6 % wachsen, da die Hyperscale-KI-Infrastruktur, der Einsatz von Beschleunigern, fortschrittliche Rechenzentren, Cloud Computing und inländische Halbleiterinvestitionen den Speicherverbrauch beschleunigen.
• Technologietrend:HBM4 definiert die Bandbreitenleistung mit einer 2.048-Bit-Schnittstelle und kommerziellen Produkten, die mehr als 2,8 TB/s pro Stack liefern, neu und steigert so die Datenbewegung für KI-Prozessoren der nächsten Generation erheblich.
• Markttreiber:Künstliche Intelligenz bleibt der stärkste Nachfragekatalysator, wobei Samsung erwartet, dass seine HBM-Verkäufe im Jahr 2026 im Vergleich zu 2025 um mehr als das Dreifache steigen werden, da die KI-Infrastruktur erweitert wird.
• Wettbewerbslandschaft:Die gelieferte Landschaft umfasst 5 Unternehmen in 2 Ländern, während der Wettbewerb um 12- und 16-Lagen-Stacks, kundenspezifische Basischips, Verpackungsausbeute, Thermik, Kapazität und Bandbreite zunimmt.
• Zukunftsausblick:HBM4E wird die Speicherleistung weiter steigern, wobei 12-Layer-Samples bis zu 16 Gbit/s pro Pin und etwa 4,0 TB/s Bandbreite für KI-Computing-Plattformen der nächsten Generation erreichen.

Neueste Trends

Der stärkste Trend, der den HMC- und HBM-Markt im Jahr 2026 prägt, ist der Übergang von HBM3E zu HBM4 und dem frühen HBM4E, da KI-Beschleuniger breitere Schnittstellen, höhere Stapelkapazitäten und eine verbesserte Energieeffizienz erfordern. Kommerzielles HBM4 verwendet eine 2.048-Bit-Schnittstelle, wodurch die Busbreite im Vergleich zu HBM-Designs der vorherigen Generation verdoppelt wird. Microns 36 GB 12-Layer-HBM4 liefert mehr als 2,8 TB/s pro Stapel bei Geschwindigkeiten über 11 Gbit/s pro Pin und bietet eine über 20 % bessere Energieeffizienz als HBM3E. Der im Handel erhältliche HBM4 von Samsung arbeitet mit konstanten 11,7 Gbit/s und kann auf etwa 13 Gbit/s skaliert werden. Diese Leistungssteigerungen verwandeln den Speicher von einer unterstützenden Komponente in eine primäre Designbeschränkung für KI-Systeme. Hochleistungsrechnen, das schätzungsweise etwa 47 % des Bedarfs im Jahr 2026 ausmacht, profitiert direkt, da Modelltraining und Inferenz zunehmend erfordern, dass Prozessoren enorme Mengen an Parametern, Aktivierungen und Zwischendaten verschieben. Zulieferer optimieren daher DRAM-Chips, Logikbasis-Chips, Durchkontaktierungen durch Silizium, Bonding, thermischen Widerstand und Gehäusearchitektur als ein integriertes System.

Ein weiterer wichtiger Trend ist die Migration hin zu höheren Schichtzahlen und maßgeschneidertem HBM. Micron hat 48 GB 16-Layer-HBM4 getestet, was etwa 33 % mehr Kapazität pro Stapel bietet als sein 36 GB 12-Layer-Produkt, während Samsung HBM4E und benutzerdefinierte HBM-Architekturen entwickelt. Die 12-lagigen HBM4E-Proben von Samsung erreichen Geschwindigkeiten von bis zu 16 Gbit/s und eine Bandbreite von ca. 4,0 TB/s, während Hybrid-Kupfer-Bonding der nächsten Generation entwickelt wird, um 16 oder mehr Schichten zu unterstützen und den Wärmewiderstand im Vergleich zu herkömmlichem Thermokompressionsbonden um mehr als 20 % zu reduzieren. Diese Verschiebung ist besonders wichtig für Netzwerke und Rechenzentren, die schätzungsweise etwa 31 % der Anwendungsnachfrage ausmachen. Hyperscale-KI-Systeme erfordern zunehmend Tausende von Beschleunigern, die über Hochgeschwindigkeitsstrukturen verbunden sind, sodass Kapazität pro Paket und Bandbreite pro Watt sowohl auf Prozessor- als auch auf Rechenzentrumsebene wichtig sind. Der Markt tendiert daher zu einem engeren gemeinsamen Design von Speicher und Prozessor, maßgeschneiderten Logik-Basischips, Stapeln mit höherer Dichte und verbesserten Kühlarchitekturen.

Marktdynamik

Treiber

"„Der schnelle Einsatz von KI-Beschleunigern führt zu einer beispiellosen Nachfrage nach gestapeltem Speicher mit hoher Bandbreite.“"

Der Haupttreiber des HMC- und HBM-Marktes ist das außerordentliche Wachstum des Computings mit künstlicher Intelligenz, bei dem die Speicherbandbreite zunehmend darüber entscheidet, wie effektiv GPUs und spezialisierte Beschleuniger ihre Rechenressourcen nutzen können. Hochleistungsrechnen stellt im Jahr 2026 etwa 47 % der geschätzten Marktnachfrage dar, da KI-Training und Inferenz den gleichzeitigen Zugriff auf Milliarden oder Billionen von Modellparametern erfordern. Herkömmliche Speicherkanäle können keine ausreichende Bandbreite bereitstellen, ohne den Stromverbrauch und die Komplexität der Platine zu erhöhen, weshalb die extrem breiten Schnittstellen von HBM immer wichtiger werden. Aktuelle HBM4-Produkte überschreiten 2,8 TB/s pro Stack, während HBM4E-Proben etwa 4,0 TB/s erreichen können. Mehrere um einen Beschleuniger integrierte Stacks können daher eine Gesamtbandbreite von mehreren zehn Terabyte pro Sekunde bereitstellen. Diese Funktion ermöglicht es Prozessoren, weniger Zeit mit dem Warten auf Speicherübertragungen zu verbringen und mehr Zeit mit der Durchführung von Berechnungen zu verbringen.

Der Ausbau der Lieferantenkapazitäten verstärkt diesen Treiber. Samsung geht davon aus, dass seine HBM-Verkäufe im Jahr 2026 im Vergleich zu 2025 um mehr als das Dreifache steigen werden, und erhöht proaktiv die HBM4-Produktionskapazität. Micron begann im ersten Quartal 2026 mit der Massenproduktion von HBM4, während SK Hynix weiterhin ein wichtiger Lieferant für führende KI-Beschleuniger-Ökosysteme bleibt. Es wird geschätzt, dass Speicher mit hoher Bandbreite im Jahr 2026 etwa 82 % der gesamten HMC- und HBM-Nachfrage ausmachen wird, was zeigt, wie stark sich die aktuellen Investitionen in Richtung HBM-Architekturen verlagert haben. Netzwerke und Rechenzentren machen weitere etwa 31 % der Nachfrage aus, da Hyperscaler Beschleunigercluster mit Hunderten oder Tausenden von Prozessoren einsetzen. Mit zunehmender Clustergröße werden Speicherbandbreite, Kapazität, Thermik und Energieeffizienz immer wichtiger für die Gesamtsystemleistung und die Betriebswirtschaftlichkeit.

Zurückhaltung

"„Komplexe Stapelung und anspruchsvolle Verpackungsanforderungen schränken die Produktionsausbeute und die Skalierbarkeit des Angebots ein.“"

Das Haupthindernis ist die Komplexität der Herstellung, die mit dem vertikalen Stapeln mehrerer DRAM-Chips, der Integration von Logik-Basischips, der Bildung von Durchkontaktierungen durch Silizium, der Steuerung der Stapelhöhe, dem Bonden von Chips und dem Erreichen eines akzeptablen thermischen Verhaltens verbunden ist. Ein 12-Schicht-HBM-Stack erfordert eine zuverlässige Verbindung über 12 DRAM-Chips plus die Basisstruktur, während 16-Schicht-Konfigurationen die Anzahl der Schnittstellen und potenziellen Fehlerstellen weiter erhöhen. Microns 48 GB 16-Lagen-HBM4 erhöht die Kapazität pro Platzierung um etwa 33 %, aber das Erreichen dieser Dichte erfordert hochpräzise Ausdünnung, Verbindung, Ausrichtung und Wärmemanagement. Wenn die effektive Ausbeute jeder gestapelten Stufe nicht streng kontrolliert wird, kann die Gesamtausbeute der Pakete mit zunehmender Lagenanzahl erheblich sinken. Daher benötigen Hersteller vor der Endmontage fortschrittliche Inspektions-, nachweislich funktionsfähige Chip-Screening- und Verpackungstechnologien.

Die Wärmedichte stellt eine weitere Einschränkung dar, da mehrere HBM-Stacks extrem nahe an Prozessoren arbeiten, die in fortschrittlichen KI-Systemen Hunderte oder sogar mehr als 1.000 Watt auf Paketebene verbrauchen. Breitere Schnittstellen und schnellere Signalübertragung erhöhen die Leistung, können aber auch die Komplexität der thermischen und Signalintegrität erhöhen. Der Hybrid-Kupfer-Bonding-Ansatz der nächsten Generation von Samsung zielt auf einen um mehr als 20 % geringeren Wärmewiderstand im Vergleich zum Thermokompressions-Bonding ab, was den Umfang der thermischen Optimierung verdeutlicht, die für zukünftige Konfigurationen mit 16 und mehr Schichten erforderlich ist. Die Premium-Fertigungsanforderungen von HBM beschränken auch die Anzahl der Lieferanten, die in der Lage sind, wettbewerbsfähige Produkte in großem Maßstab herzustellen. Die bereitgestellte Landschaft umfasst nur 5 Unternehmen, während die tatsächlich führende Speicherproduktionsbasis noch stärker konzentriert ist. Diese Konzentration kann zu Kapazitätsengpässen führen, wenn die KI-Nachfrage schneller wächst als die Reinraum-, Wafer-, fortschrittliche Verpackungs- und Substratversorgung.

Gelegenheit

"„HBM4E und benutzerdefiniertes HBM bieten erhebliche Möglichkeiten für das gemeinsame Design von Speicher und Prozessor.“"

Maßgeschneidertes HBM stellt eine der größten Chancen bis 2035 dar, da Beschleunigerentwickler zunehmend Speicherarchitekturen benötigen, die für bestimmte Rechenlasten optimiert sind, und nicht nur standardisierte Schnittstellen. Samsung plant, nach der kommerziellen Entwicklung von HBM4 und HBM4E im Jahr 2027 mit der kundenspezifischen HBM-Probenahme zu beginnen. HBM4 enthält bereits immer ausgefeiltere Logik-Basischips, und zukünftige kundenspezifische Produkte können Schnittstellenlogik, Energieverwaltung, Fehlerbehandlung, Bandbreitenzuweisung und Beschleunigerkommunikation optimieren. Hochleistungsrechnen macht etwa 47 % der Nachfrage aus und bietet einen großen Kundenstamm für gemeinsam entwickelten Speicher. Anpassung kann Systemdesignern auch dabei helfen, die Energieeffizienz zu verbessern, da das Verschieben von Daten in KI-Systemen häufig viel Strom verbraucht. Die Reduzierung unnötiger Datenbewegungen um sogar 10 % kann die Betriebseffizienz von Tausenden von Beschleunigern erheblich beeinträchtigen.

Stacks mit höherer Kapazität bieten eine weitere große Chance. Microns 48-GB-16-Layer-HBM4 bietet etwa 33 % mehr Kapazität pro Platzierung als sein 36-GB-12-Layer-Produkt, sodass Beschleunigerpakete größere KI-Modelle unterstützen können, ohne die Anzahl der HBM-Footprints zu erhöhen. Der HBM4E von Samsung erreicht etwa 16 Gbit/s pro Pin und 4,0 TB/s pro Stack und sorgt so für eine weitere Bandbreitenerweiterung. Netzwerke und Rechenzentren, die im Jahr 2026 schätzungsweise etwa 31 % der Nachfrage ausmachen, können davon profitieren, da KI-Inferenz zunehmend lange Kontextfenster, multimodale Arbeitslasten und große Abrufsysteme bewältigt. Mehr Speicher pro Beschleuniger kann die Notwendigkeit verringern, Modellparameter auf zusätzliche Prozessoren zu verteilen, was möglicherweise die Kommunikation vereinfacht und die Latenz verringert. Anbieter, die in der Lage sind, höhere Kapazität, größere Bandbreite, verbesserte Energieeffizienz und fortschrittliches Bonding zu kombinieren, sollten von der steigenden Nachfrage profitieren.

Herausforderung

"„Leistungsdichte und Wärmemanagement werden mit zunehmender HBM-Bandbreite zu kritischen Einschränkungen.“"

Die wichtigste technische Herausforderung besteht darin, die Wärme zu verwalten und gleichzeitig die Speicherbandbreite und Stapeldichte zu erhöhen. HBM4 verdoppelt die Schnittstellenbreite auf 2.048 Bit und liefert mehr als 2,8 TB/s pro Stack, während HBM4E etwa 4,0 TB/s erreicht. Diese Vorteile bringen mehr Speicherkanäle und aktive Schaltkreise in eine sehr begrenzte Gehäusefläche. KI-Beschleuniger erzeugen außerdem erhebliche Wärme und schaffen so eine thermische Umgebung, in der der Speicher in der Nähe einer Hochleistungslogik arbeiten muss. Ein Paket mit 8 HBM-Stacks, die jeweils 2,8 TB/s liefern, könnte theoretisch mehr als 22 TB/s Gesamtspeicherbandbreite bereitstellen, eine solche Dichte erhöht jedoch die Herausforderungen bei Kühlung, Stromversorgung und mechanischem Design. Eine schlechte thermische Kontrolle kann die Betriebsfrequenz verringern, die Fehlerquote erhöhen und die Lebensdauer der Komponenten verkürzen.

Industriepläne für 16 oder mehr Schichten verschärfen die Herausforderung, da dickere Stapel den Weg vergrößern, den die Wärme von den oberen Chips zu den Kühlstrukturen zurücklegen muss. Die Hybrid-Kupfer-Bonding-Technologie von Samsung zielt darauf ab, den Wärmewiderstand um mehr als 20 % zu reduzieren, was die Bedeutung von Verpackungsinnovationen neben der DRAM-Skalierung zeigt. Der Wettbewerbsdruck beschleunigt auch die Produktzyklen: HBM4 ging im Jahr 2026 in die Massenproduktion, während HBM4E-Muster bereits wenige Monate später ausgeliefert wurden. Lieferanten müssen daher neue Prozesse qualifizieren, Erträge verbessern und Kapazitäten innerhalb immer enger werdender Entwicklungsfenster erweitern. Speicher mit hoher Bandbreite machen bereits etwa 82 % der geschätzten Marktnachfrage aus, was bedeutet, dass Produktionsverzögerungen bei einer Generation die Positionierung der Lieferanten erheblich beeinträchtigen können. Das gleichzeitige Erreichen von Leistung, Thermik, Zuverlässigkeit und Volumenausbeute wird bis 2035 eine der entscheidenden Herausforderungen des Marktes bleiben.

• 

  Kostenlose Probe herunterladen um mehr über diesen Bericht zu erfahren.

Segmentierungsanalyse

Nach Typen

Hybrider Speicherwürfel (Hmc):Es wird geschätzt, dass Hybrid Memory Cube (Hmc) im Jahr 2026 etwa 11 % der HMC- und HBM-Marktnachfrage ausmachen wird. Damit liegt er deutlich unter High-Bandwidth Memory (Hbm), behält aber seine Relevanz in spezialisierten Speicherarchitekturen mit hohem Durchsatz. HMC führte einen wichtigen architektonischen Wandel ein, indem es mehrere DRAM-Schichten über einer Logikschicht stapelte und sie über Silizium-Durchkontaktierungen miteinander verbindet. Damit demonstrierte es, wie die dreidimensionale Integration die mit herkömmlichen Planarspeichern verbundenen Bandbreitenbeschränkungen überwinden kann. Sein serieller Schnittstellenansatz bot einen hohen Gesamtdurchsatz und reduzierte Verbindungsanforderungen auf Platinenebene, doch die Industrie standardisierte sich zunehmend auf HBM für gängige Beschleuniger- und Grafikarchitekturen. Der geschätzte Anteil von HMC von 11 % liegt etwa 71 Prozentpunkte unter dem von HBM, was das Ausmaß dieses Technologieübergangs verdeutlicht. Das Segment bleibt technisch relevant, da mehrere mit HMC verbundene Prinzipien, darunter vertikale Integration, logikunterstütztes Speichermanagement, kurze Verbindungen und dreidimensionale Verpackung, weiterhin Einfluss auf die fortgeschrittene Speicherentwicklung haben. Hochleistungsrechnen macht etwa 47 % des gesamten Anwendungsbedarfs aus, aber aktuelle KI-Beschleuniger bevorzugen überwiegend HBM-Ökosysteme, da standardisierte Schnittstellen und etablierte Verpackungslieferketten die Integration vereinfachen. Es wird daher erwartet, dass HMC bis 2035 eine spezialisierte Kategorie bleibt und nicht wieder an die Spitze zurückkehrt.

Speicher mit hoher Bandbreite (Hbm):Es wird geschätzt, dass High-Bandwidth Memory (Hbm) den HMC- und HBM-Markt mit einem Anteil von etwa 82 % im Jahr 2026 dominieren wird. Die Führung des Segments wird durch KI-Beschleuniger, Hochleistungsrechnen, Rechenzentrumsprozessoren, Grafikarchitekturen und zunehmend bandbreitenintensive Netzwerksysteme vorangetrieben. HBM4 stellt einen großen technischen Wandel dar, da seine Schnittstelle auf 2.048 Bit erweitert wird, was der doppelten Busbreite der vorherigen Generation entspricht. Aktuelle 12-Layer-HBM4-Produkte können mit mehr als 11 Gbit/s pro Pin betrieben werden und liefern mehr als 2,8 TB/s Bandbreite pro Stack, was einer mehr als doppelten Bandbreite im Vergleich zu HBM3E-Konfigurationen entspricht und gleichzeitig die Energieeffizienz um über 20 % verbessert. Ein Prozessorpaket mit 8 solcher Stacks könnte theoretisch auf mehr als 22 TB/s Gesamtspeicherbandbreite zugreifen, was verdeutlicht, warum HBM für das KI-Systemdesign von grundlegender Bedeutung ist. Hochleistungsrechnen macht etwa 47 % des Anwendungsbedarfs aus, während Netzwerke und Rechenzentren weitere 31 % ausmachen, was bedeutet, dass etwa 78 % des Marktes mit rechenintensiven und infrastrukturorientierten Umgebungen verbunden sind. HBM-Anbieter gehen nun von 12-Schicht- zu 16-Schicht-Produkten über, wobei 48-GB-16-Schicht-HBM4 die Kapazität pro Stapel im Vergleich zu 36-GB-Konfigurationen um etwa 33 % erhöht. Die HBM4-Validierung und der Versandzeitpunkt beeinflussen auch die Lieferantenpositionierung im Jahr 2026, da KI-Plattformen der nächsten Generation auf den Masseneinsatz zusteuern.

Andere:Andere werden im Jahr 2026 schätzungsweise etwa 7 % der HMC- und HBM-Marktnachfrage ausmachen und spezielle Stacked-Memory-Konfigurationen und verwandte Architekturen außerhalb der Hauptkategorien HMC und HBM abdecken. Obwohl dieses Segment 75 Prozentpunkte unter HBM liegt, bietet es einen Innovationsraum für Speichersysteme, die auf spezialisierte Prozessoren, Forschungsplattformen oder anwendungsspezifisches Computing optimiert sind. Die Verarbeitung im Speicher ist eine Entwicklungsrichtung, da die Verlagerung ausgewählter Berechnungen näher an gespeicherte Daten die Energie und Latenz reduzieren kann, die mit der wiederholten Übertragung von Informationen zwischen Prozessoren und Speicher verbunden sind. Im Jahr 2026 veröffentlichte experimentelle HBM-PIM-Forschungen zeigten, dass die Matrixleistung etwa 14,9 GFLOP/s auf einem einzelnen HBM-Pseudokanal erreicht, was das Potenzial des Speichers unterstreicht, direkter an Rechenarbeitslasten teilzunehmen. Andere Architekturen können auch alternative Verbindungen, Logikintegration, Fehlermanagement und Verpackungstechniken untersuchen. Es ist unwahrscheinlich, dass das Segment den etwa 82 %igen Anteil von HBM an der Mainstream-KI-Beschleunigung im Prognosezeitraum in Frage stellen wird, aber spezialisierte Technologien könnten zukünftige HBM-Generationen beeinflussen. Mit zunehmender Modellgröße, Kontextlänge und Inferenzvolumen wird die Reduzierung der Datenbewegung immer wichtiger, da Speicherbandbreite und Energieverbrauch die Prozessorauslastung einschränken können.

Nach Anwendungen

Grafik:Es wird geschätzt, dass Grafiken im Jahr 2026 etwa 22 % der HMC- und HBM-Marktnachfrage ausmachen werden, unterstützt durch professionelle Visualisierung, High-End-Grafikprozessoren, Inhaltserstellung, Rendering, Simulation und grafikintensives Computing. HBM wurde ursprünglich hauptsächlich für Grafikprodukte kommerzialisiert, da seine breite Schnittstelle eine wesentlich größere Bandbreite bei kleinerem Gehäusebedarf bot als herkömmliche externe Speicheranordnungen. Moderne Grafik-Workloads verarbeiten hochauflösende Texturen, Geometrie, Raytracing-Daten, Bildpuffer und zunehmend KI-gestützte Rendering-Vorgänge. Ein 4K-Bild enthält mehr als 8 Millionen Pixel pro Frame, während 8K über 33 Millionen Pixel verfügt, was bei der Kombination hoher Bildraten und komplexer Effekte zu einem wachsenden Druck auf die Speicherbandbreite führt. Grafik macht mit etwa 47 % einen geringeren Anteil aus als Hochleistungsrechnen, bleibt aber eine wichtige Technologieentwicklungsumgebung, da viele GPU-Architekturen sowohl Grafik- als auch KI-Workloads bedienen. Eine HBM4-Bandbreite über 2,8 TB/s pro Stack bietet erheblichen Spielraum für Visualisierungssysteme der nächsten Generation, obwohl HBM aus Kostengründen im Allgemeinen eher auf Premium-Grafiken als auf Mainstream-Konsumkonfigurationen konzentriert ist. Fortgeschrittene Workstation- und professionelle Grafiksysteme sollten weiterhin Speicher mit hoher Bandbreite verwenden, wenn die Leistungsdichte die größere Verpackungskomplexität rechtfertigt.

Hochleistungsrechnen:Es wird geschätzt, dass Hochleistungsrechnen den HMC- und HBM-Markt mit einem Anteil von etwa 47 % im Jahr 2026 dominieren wird. Training und Inferenz mit künstlicher Intelligenz sind die wichtigsten Wachstumsmotoren innerhalb dieser Anwendung, da die Leistung von Beschleunigern zunehmend davon abhängt, dass Modellparameter und Zwischendaten schnell genug verschoben werden, um Recheneinheiten aktiv zu halten. HBM4 bietet eine 2.048-Bit-Schnittstelle und mehr als 2,8 TB/s Bandbreite pro Stack, sodass Multi-Stack-Beschleunigerpakete eine Gesamtspeicherbandbreite von mehr als 20 TB/s erreichen können. Der Übergang beschleunigt sich, da HBM4 in die Massenproduktion geht und die Entwicklung von HBM4E bis 2027 voranschreitet. Der globale Halbleitermarkt wird im Jahr 2026 voraussichtlich um mehr als 25 % wachsen, wobei Speicherhalbleiter voraussichtlich um rund 30 % wachsen werden, was den unverhältnismäßigen Einfluss der KI-Infrastruktur auf die Speichernachfrage widerspiegelt. Zu den Anwendungen des Hochleistungsrechnens gehören auch wissenschaftliche Simulationen, technische Analysen, Computerforschung und umfangreiche numerische Arbeitslasten, bei denen Prozessoren wiederholt auf umfangreiche Datensätze zugreifen. Die Nähe von HBM zum Prozessor reduziert die Verbindungsentfernung und ermöglicht eine breite parallele Datenübertragung. Mit einem Anteil von etwa 47 % liegt diese Anwendung 16 Prozentpunkte vor Netzwerk- und Datenzentren und 25 Prozentpunkte vor Grafik und festigt damit ihre Position als primäres Nachfragezentrum bis 2035.

Netzwerk- und Rechenzentren:Es wird geschätzt, dass Netzwerk- und Rechenzentren im Jahr 2026 etwa 31 % der HMC- und HBM-Marktnachfrage ausmachen, was das Segment zur zweitgrößten Anwendung macht. Hyperscale-Infrastrukturen kombinieren zunehmend Tausende von KI-Beschleunigern, Hochgeschwindigkeitsnetzwerkschnittstellen, Switches, Speichersystemen und spezialisierten Prozessoren und schaffen so eine Nachfrage nach Speicherarchitekturen, die schnelle Datenbewegungen bei kontrolliertem Energieverbrauch unterstützen. HBM ist besonders wichtig bei KI-Servern, da Beschleunigerpakete mehrere Stacks direkt neben Rechenchips integrieren können. Das aktuelle HBM4 bietet mehr als 2,8 TB/s pro Stack und eine über 20 % bessere Energieeffizienz als vergleichbare HBM3E-Implementierungen der vorherigen Generation und hilft Betreibern, die Bandbreite zu verbessern, ohne die Speicherenergie proportional zu erhöhen. Nordamerikanische Cloud-Dienstleister beschleunigten ihre Investitionen in die KI-Infrastruktur ab Ende 2025, da die Inferenz- und KI-Agent-Workloads zunahmen, was die Nachfrage nach HBM4-Qualifizierung und -Angebot im Jahr 2026 verstärkte. Netzwerk-Workloads können auch von Speicher mit hoher Bandbreite profitieren, wenn Paketverarbeitung, Routing-Tabellen, Analysen oder beschleunigte Datenverarbeitung einen schnellen Zugriff auf große Datensätze erfordern. Der Anwendungsanteil von ca. 31 % liegt 9 Prozentpunkte über Grafik, aber 16 Prozentpunkte unter Hochleistungsrechnen. Der weitere Ausbau von KI-Clustern dürfte die Unterscheidung zwischen HPC- und Rechenzentrumsnachfrage zunehmend verwischen, da große Cloud-Einrichtungen mittlerweile einige der leistungsstärksten Rechensysteme der Welt betreiben.

• 

  Kostenlose Probe herunterladenum mehr über diesen Bericht zu erfahren.

Regionaler Ausblick

Nordamerika

Es wird geschätzt, dass Nordamerika im Jahr 2026 etwa 28 % der HMC- und HBM-Marktnachfrage ausmacht und voraussichtlich um etwa 27,6 % pro Jahr wachsen wird, was ihn zu einem der am schnellsten wachsenden regionalen Märkte macht. In den Vereinigten Staaten sind Advanced Micro Devices, Intel und Micron unter den fünf belieferten Unternehmen, was bedeutet, dass drei Teilnehmer oder etwa 60 % der belieferten Wettbewerbsgruppe in den USA ansässig sind. Die regionale Nachfrage wird stark von der Hyperscale-Cloud-Infrastruktur, dem Design von KI-Beschleunigern, Hochleistungsrechnen, der Erweiterung von Rechenzentren, wissenschaftlichem Rechnen und der Entwicklung fortschrittlicher Halbleiter beeinflusst. Hochleistungsrechnen macht etwa 47 % der weltweiten Anwendungsnachfrage aus und ist eng mit der schnell wachsenden KI-Infrastruktur Nordamerikas verknüpft.

Der Speicherbedarf steigt mit dem Übergang der Beschleunigerplattformen der nächsten Generation zu HBM4. Aktuelle HBM4-Produkte liefern über 2.048-Bit-Schnittstellen mehr als 2,8 TB/s pro Stack, während 16-Layer-Konfigurationen etwa 48 GB Kapazität pro Stack bereitstellen können. Auch nordamerikanische Cloud-Anbieter sind zu wichtigen Treibern der Nachfrage nach KI-Inferenz geworden, insbesondere da KI-Agent-Anwendungen die Rechenintensität erhöhen. Die Region bleibt weiterhin von global verteilten Produktions- und Verpackungsökosystemen abhängig, aber US-amerikanische Halbleiterinvestitionen fördern zusätzliche inländische Kapazitäten. Mit einem geschätzten Anteil von 28 % liegt Nordamerika zwar hinter der Asien-Pazifik-Region, aber deutlich vor den meisten anderen Regionen beim Hochleistungsspeicherverbrauch.

Europa

Es wird geschätzt, dass Europa im Jahr 2026 etwa 10 % der HMC- und HBM-Marktnachfrage ausmacht, unterstützt durch Hochleistungsrechenzentren, wissenschaftliche Forschung, Automobil-Computing, industrielle KI, Spitzentechnik, Telekommunikation und Rechenzentrumsinfrastruktur. Die Region verfügt über vergleichsweise begrenzte HBM-Produktionskapazitäten, aber einen erheblichen Bedarf an Beschleunigern und speicherintensiven Computerplattformen. Hochleistungsrechnen macht etwa 47 % der weltweiten Marktnachfrage aus und bietet Europa durch Hochleistungsrechenzentren und Forschungsinfrastruktur einen wichtigen Konsumkanal. Große Rechensysteme integrieren zunehmend Tausende von Prozessor- und Beschleunigerknoten, wodurch sich die pro Installation erforderliche Menge an Speicher mit hoher Bandbreite vervielfacht.

Die europäische Nachfrage wird auch durch die Entwicklung von Rechenzentren und Initiativen für souveränes Computing unterstützt. Netzwerke und Rechenzentren machen etwa 31 % der weltweiten Anwendungsnachfrage aus, während Grafiken etwa 22 % ausmachen. Die Bandbreite von HBM4 über 2,8 TB/s pro Stapel ist besonders wertvoll für wissenschaftliche Simulationen und KI-Workloads, bei denen die Prozessorauslastung von einem schnellen Speicherzugriff abhängt. Europas geschätzter Marktanteil von 10 % bleibt deutlich unter dem von etwa 58 % im asiatisch-pazifischen Raum, was die geografische Konzentration der Speicherproduktion in Südkorea und breitere asiatische Halbleiterlieferketten widerspiegelt. Allerdings dürften Investitionen in die regionale KI-Infrastruktur das Wachstum bis 2035 aufrechterhalten.

Asien-Pazifik

Es wird geschätzt, dass der asiatisch-pazifische Raum den HMC- und HBM-Markt mit einem Anteil von etwa 58 % im Jahr 2026 dominieren wird, unterstützt durch die Konzentration der Lieferketten für fortschrittliche DRAM-Produktion, Halbleiterfertigung, Verpackung, Elektronikfertigung und KI-Hardware. Samsung und SK Hynix vertreten Südkorea unter den fünf belieferten Unternehmen und bilden zwei der weltweit wichtigsten HBM-Lieferanten. Der Branchenwettbewerb verschärfte sich im Jahr 2026, als Samsung die HBM4-Validierung abschloss und im zweiten Quartal mit der Auslieferung begann, während andere Lieferanten ihre Qualifizierungs- und Produktionspläne anpassten. Die Erweiterung der HBM-Kapazität bleibt in der gesamten Region eine wichtige strategische Priorität, da Hersteller fortschrittliche DRAM-Ressourcen auf KI-bezogenen Speicher umlenken.

Südkorea ist besonders wichtig, da Samsung und SK Hynix den Speicher und die fortschrittlichen Fertigungskapazitäten erweitern, um der langfristigen KI-Nachfrage gerecht zu werden. SK Hynix kündigte zusätzliche Investitionen in Höhe von rund 54,3 Billionen Won für alle Produktionsanlagen an, was die Kapitalintensität des aktuellen Speichererweiterungszyklus verdeutlicht. Branchenprognosen deuten darauf hin, dass die DRAM- und NAND-Nachfrage bis 2030 mit dem Ausbau der KI-Infrastruktur jährlich um etwa 19 % steigen könnte. Der Anteil von rund 58 % im asiatisch-pazifischen Raum liegt 30 Prozentpunkte über den geschätzten 28 % Nordamerikas, was die Produktionskonzentration in der Region widerspiegelt. Der Übergang zu HBM4, HBM4E, 16-Lagen-Stacking, fortschrittlichem Bonding und maßgeschneidertem Speicher dürfte dazu beitragen, dass der asiatisch-pazifische Raum bis 2035 seine Führungsposition behält.

Lateinamerika

Es wird geschätzt, dass Lateinamerika im Jahr 2026 etwa 2 % der HMC- und HBM-Marktnachfrage ausmacht, was auf eine begrenzte inländische Produktion von fortschrittlichem Stapelspeicher und eine vergleichsweise kleinere installierte Basis an KI-Beschleuniger-Infrastruktur zurückzuführen ist. Die Nachfrage ist vor allem mit importierten Servern, Cloud-Infrastruktur, Forschungscomputern, Grafik-Workstations, Telekommunikationssystemen und regionalen Rechenzentren verbunden. Netzwerke und Rechenzentren machen etwa 31 % der weltweiten Nachfrage aus und bieten die größten langfristigen regionalen Chancen, da digitale Dienste und Cloud-Workloads zunehmen. Speicher mit hoher Bandbreite ist im Allgemeinen in vollständige Beschleunigersysteme eingebettet und wird nicht unabhängig von regionalen Endbenutzern erworben.

Das Wachstum dürfte sich beschleunigen, da die KI-Inferenz geografisch stärker verteilt wird und Unternehmen die Einführung beschleunigter Datenverarbeitung verstärken. Eine Serverplattform mit 8 HBM4-Stacks, die mit mehr als 2,8 TB/s pro Stack betrieben werden, kann theoretisch eine Gesamtbandbreite von mehr als 22 TB/s bereitstellen, was die Leistung veranschaulicht, die regionalen Cloud- und Forschungseinrichtungen zur Verfügung steht, die Hardware der nächsten Generation einsetzen. Der Anteil Lateinamerikas mit etwa 2 % bleibt im Vergleich zu 58 % im asiatisch-pazifischen Raum gering, aber der zunehmende Einsatz beschleunigerbasierter Rechenzentrumssysteme dürfte den HBM-Verbrauch bis 2035 schrittweise erhöhen.

Naher Osten und Afrika

Es wird geschätzt, dass der Nahe Osten und Afrika im Jahr 2026 etwa 2 % der HMC- und HBM-Marktnachfrage ausmachen werden, unterstützt durch neue KI-Infrastrukturen, souveräne Computerinitiativen, die Entwicklung von Hyperscale-Rechenzentren, die Modernisierung der Telekommunikation und wissenschaftliches Rechnen. Regionalregierungen und Technologieinvestoren sind zunehmend an großen KI-Clustern interessiert, die Tausende von Beschleunigern und erhebliche Speicherkapazität mit hoher Bandbreite erfordern können. Hochleistungsrechnen, Netzwerke und Rechenzentren machen zusammen etwa 78 % der weltweiten Anwendungsnachfrage aus und stimmen eng mit den Arten von Infrastrukturprojekten überein, die die regionale Akzeptanz vorantreiben.

Die Region ist weiterhin auf importierte Prozessoren und Speicher angewiesen, da keines der fünf belieferten Unternehmen seinen Hauptsitz im Nahen Osten und in Afrika hat. Allerdings wird HBM zunehmend als Teil integrierter KI-Beschleunigerplattformen genutzt, was eine Ausweitung der regionalen Akzeptanz ermöglicht, ohne dass inländische Speicher hergestellt werden müssen. HBM4-Konfigurationen mit mehr als 2,8 TB/s pro Stack und zukünftige Produkte mit höheren Kapazitäten können immer anspruchsvollere Trainings- und Inferenzcluster unterstützen. Der geschätzte Anteil der Region von 2 % wird voraussichtlich vergleichsweise bescheiden bleiben, aber beschleunigte Investitionen in KI-Computing und Rechenzentrumskapazität bieten einen sinnvollen Wachstumspfad bis 2035.

Liste der Top-HMC- und HBM-Unternehmen

• Samsung (Südkorea)
• SK Hynix (Südkorea)
• Advanced Micro Devices (USA)
• Intel (USA)
• Mikron (USA)

Marktanteil der Top-2-Unternehmen

SK Hynix:Es wird geschätzt, dass SK Hynix im Jahr 2026 etwa 48 % des adressierbaren HBM-Lieferantenmarktes hält und eine führende Position durch etablierte Qualifizierungsbeziehungen, fortschrittliche HBM-Produktion, Massenfertigung und starkes Engagement in der Nachfrage nach KI-Beschleunigern behält. Das Unternehmen spielte eine zentrale Rolle beim Übergang von HBM3 und HBM3E zu HBM4, da KI-Systeme einen wesentlich höheren Speicherdurchsatz erfordern. Hochleistungsrechnen macht etwa 47 % der gesamten HMC- und HBM-Nachfrage aus und bietet eine günstige Nachfragebasis für Lieferanten mit qualifizierten Großserienprodukten. SK Hynix hat außerdem erhebliche Produktionsinvestitionen dargelegt, darunter etwa 54,3 Billionen Won im Zusammenhang mit der erweiterten Produktionsinfrastruktur. Eine solche Investition ist erheblich, da HBM sowohl fortschrittliche DRAM-Kapazität als auch hochentwickelte Verpackungsressourcen benötigt, wodurch eine komplexere Lieferkette entsteht als bei herkömmlichem Speicher. Der Übergang zu 12-Schicht- und 16-Schicht-Produkten erhöht die Anzahl vertikal integrierter Dies und erhöht daher die Anforderungen an Wafer-Ausdünnung, Durchkontaktierungen durch Silizium, Bonden, Wärmemanagement und die Abschirmung bekanntermaßen guter Chips. Da HBM etwa 82 % des breiteren HMC- und HBM-Marktes ausmacht, bleibt die Aufrechterhaltung hoher Produktionsausbeuten und eine rechtzeitige Kundenqualifizierung von zentraler Bedeutung für die Wettbewerbsposition des Unternehmens.

Samsung:Schätzungen zufolge wird Samsung im Jahr 2026 etwa 35 % des adressierbaren HBM-Lieferantenmarktes ausmachen, da das Unternehmen seine HBM4-Lieferungen erhöht und die Kapazität für KI-Systeme der nächsten Generation erweitert. Das Unternehmen hat angegeben, dass der HBM-Umsatz im Jahr 2026 im Vergleich zu 2025 um mehr als das Dreifache steigen könnte, was das Ausmaß der Nachfrage im Zusammenhang mit KI-Beschleunigern und Rechenzentrums-Computing verdeutlicht. Samsungs HBM4 arbeitet in kommerziellen Konfigurationen mit etwa 11,7 Gbit/s und kann auf etwa 13 Gbit/s skaliert werden, während die HBM4E-Entwicklung auf Geschwindigkeiten von bis zu 16 Gbit/s und eine Bandbreite von annähernd 4,0 TB/s pro Stack abzielt. Diese Leistungsniveaus werden immer wichtiger, da Hochleistungsrechnen, Netzwerke und Rechenzentren zusammen etwa 78 % der Marktnachfrage ausmachen. Samsung entwickelt außerdem ein fortschrittliches Hybrid-Kupfer-Bonding für künftige HBM mit hoher Schichtzahl und strebt einen um mehr als 20 % geringeren Wärmewiderstand im Vergleich zum herkömmlichen Thermokompressions-Bonding an. Ein geringerer Wärmewiderstand wird immer wertvoller, wenn die Stapelzahl von 12 Schichten auf 16 Schichten und mehr steigt. Da kundenspezifisches HBM immer wichtiger wird, bietet Samsungs breite Halbleiterfertigungsbasis die Möglichkeit, DRAM, Logikbasis-Chips, Verpackung und Prozesstechnologie zu koordinieren.

Investitionsanalyse

Die Investitionen im HMC- und HBM-Markt nehmen in den Bereichen fortschrittliche DRAM-Fertigung, Through-Silicon-Via-Verarbeitung, Wafer-Ausdünnung, Bonden, Verpackung, Logikbasischips, Tests, Wärmemanagement und Verbesserung der Produktionsausbeute zu. Die vom Markt prognostizierte durchschnittliche jährliche Wachstumsrate (CAGR) von 24,2 % im Zeitraum 2026–2035 schafft starke Anreize zur Kapazitätserweiterung, insbesondere weil High-Bandwidth Memory (Hbm) schätzungsweise etwa 82 % der Nachfrage im Jahr 2026 ausmachen wird. Die KI-Infrastruktur ist der wichtigste Investitionskatalysator, wobei Hochleistungsrechnen etwa 47 % der Anwendungen ausmacht und Netzwerke und Rechenzentren etwa 31 % beisteuern. Zusammen machen diese Kategorien etwa 78 % der Marktnachfrage aus. SK Hynix hat etwa 54,3 Billionen Won an zusätzlichen produktionsbezogenen Investitionen angekündigt und zeigt damit die Kapitalintensität, die mit der Sicherung der Langzeitspeicherversorgung verbunden ist. Die Kapazitätserweiterung erfordert mehr als nur zusätzliche DRAM-Wafer, da HBM Verpackungsressourcen verbraucht und für jeden fertigen Stapel mehrere Chips benötigt. Der Übergang von einer 8-Schichten-Konfiguration zu einer 12-Schichten-Konfiguration erhöht die Anzahl der DRAM-Chips um 50 %, während der Übergang von 12 Schichten zu 16 Schichten weitere etwa 33 % erhöht. Lieferanten benötigen daher koordinierte Investitionen in die gesamte Fertigung und fortschrittliche Verpackung, um zu verhindern, dass sich Engpässe zwischen den Produktionsstufen verlagern.

Die Investitionsprioritäten verlagern sich auch in Richtung HBM4E und kundenspezifisches HBM, da Beschleunigerhersteller nach differenzierten Speicherkonfigurationen suchen. HBM4 verdoppelt die Schnittstellenbreite von 1.024 Bit auf 2.048 Bit, während kommerzielle Produkte bereits mehr als 2,8 TB/s pro Stack bieten. Die HBM4E-Entwicklung steigert die Bandbreite auf etwa 4,0 TB/s und erhöht damit die Anforderungen an Signalintegrität, Logikintegration, Kühlung und Gehäusedesign. Hybrides Kupferbonden ist ein weiterer Investitionsbereich, da Ansätze der nächsten Generation auf einen um mehr als 20 % geringeren Wärmewiderstand abzielen und Stapel mit 16 oder mehr Schichten ermöglichen können. Es wird geschätzt, dass Nordamerika etwa 28 % der Nachfrage im Jahr 2026 ausmacht und jährlich um etwa 27,6 % wächst, was Möglichkeiten für Investitionen in die Halbleiterfertigung und -verpackung näher an großen KI-Kunden schafft. Der asiatisch-pazifische Raum bleibt mit einem Marktanteil von etwa 58 % das Produktionszentrum, was bedeutet, dass bei Investitionsentscheidungen die geografische Diversifizierung zunehmend mit etablierten Lieferantenökosystemen in Einklang gebracht wird. Unternehmen, die die Ausbeute nur um 5 Prozentpunkte steigern, können die nutzbare Leistung teurer, fortschrittlicher Produktionslinien erheblich steigern, sodass Investitionen in die Prozesssteuerung fast genauso wichtig sind wie die nominale Waferkapazität.

Entwicklung neuer Produkte

Die Entwicklung neuer Produkte konzentriert sich auf HBM4, HBM4E, höhere Schichtzahlen, erhöhte Stapelkapazität, maßgeschneiderte Basischips, geringeren Stromverbrauch und verbesserte thermische Leistung. HBM4 stellt einen erheblichen architektonischen Fortschritt dar, da die Schnittstellenbreite auf 2.048 Bit erweitert wird, etwa das Zweifache der 1.024-Bit-Schnittstelle früherer HBM-Generationen. Aktuelle 36-GB-12-Layer-Produkte können 2,8 TB/s pro Stack überschreiten, während 48-GB-16-Layer-Konfigurationen die Kapazität um etwa 33 % erhöhen. Dieser Fortschritt steht in direktem Zusammenhang mit dem Hochleistungsrechnen, das etwa 47 % des geschätzten Anwendungsbedarfs im Jahr 2026 ausmacht. Entwickler von KI-Beschleunigern benötigen zunehmend genügend lokalen Speicher, um größere Modelle und Kontextfenster unterzubringen und gleichzeitig einen schnellen Zugriff auf Parameter zu gewährleisten. Ein Beschleuniger, der 8 Stapel mit 48 GB Speicher integriert, könnte theoretisch 384 GB direkt angeschlossene HBM-Kapazität bereitstellen, verglichen mit 288 GB bei Verwendung von 8 Stapeln mit 36 ​​GB. Solche Kapazitätsgewinne können die Notwendigkeit verringern, speicherintensive Arbeitslasten auf zusätzliche Prozessoren zu verteilen, obwohl praktische Systemkonfigurationen von der Prozessorarchitektur und dem Paketdesign abhängen.

HBM4E und kundenspezifisches HBM stellen die nächste Entwicklungsstufe dar, da Speicherlieferanten mehr Logikfunktionen integrieren und enger mit Beschleunigerdesignern zusammenarbeiten. HBM4E-Beispiele, die bis zu 16 Gbit/s pro Pin und etwa 4,0 TB/s pro Stack erreichen, zeigen, wie schnell die Bandbreitenziele voranschreiten. Verglichen mit einem 2,8 TB/s HBM4-Stack bedeuten 4,0 TB/s eine Steigerung von etwa 43 %. Die Entwicklung befasst sich gleichzeitig mit dem thermischen Widerstand, da eine höhere Bandbreite und zusätzliche Schichten mehr Aktivität innerhalb einer begrenzten Gehäusefläche konzentrieren. Das fortschrittliche Hybrid-Kupfer-Bonding zielt auf eine Reduzierung des Wärmewiderstands um mehr als 20 % ab und unterstützt zukünftige Konfigurationen mit 16 Schichten und mehr. Kundenspezifisches HBM bietet auch Möglichkeiten, Logikbasischips an bestimmte Beschleuniger anzupassen und so möglicherweise Energieverwaltung, Schnittstellen, Zuverlässigkeitsfunktionen und Datenbewegung zu optimieren. Netzwerke und Rechenzentren machen etwa 31 % der Nachfrage aus und stellen einen bedeutenden Markt für diese Entwicklungen dar, da Hyperscale-Einrichtungen größere KI-Cluster einsetzen. Die Produkt-Roadmap bis 2035 verschiebt sich folglich von standardisierter Speicherkapazität hin zu integrierter Optimierung von Bandbreite, Kapazität, Energieeffizienz, Thermik, Verpackung und prozessorspezifischer Funktionalität.

Fünf aktuelle Entwicklungen

• Juni 2026:Die HBM4E-Entwicklung erreichte eine Leistung von etwa 16 Gbit/s pro Pin und eine Bandbreite von nahezu 4,0 TB/s pro Stapel, was etwa 43 % mehr Bandbreite als eine HBM4-Implementierung mit 2,8 TB/s darstellt und auf KI-Beschleuniger der nächsten Generation abzielt.
• April 2026:Samsung beschleunigte die Kommerzialisierung von HBM4, als die Branche auf eine 2.048-Bit-Speicherschnittstelle umstieg, die etwa doppelt so breit ist wie die vorherige 1.024-Bit-Generation, und gleichzeitig leistungsstärkere Konfigurationen für den wachsenden Bedarf an KI-Infrastruktur vorbereitete.
• Februar 2026:Micron hat mit der Großserienproduktion von 36 GB 12-Layer-HBM4 mit mehr als 2,8 TB/s Bandbreite pro Stack und über 20 % verbesserter Energieeffizienz im Vergleich zur vorherigen HBM3E-Generation begonnen.
• November 2025:Der Schwerpunkt der Entwicklung verlagerte sich auf 16-Schicht-HBM-Architekturen, die etwa 48 GB pro Stapel bereitstellen können, was etwa 33 % mehr Kapazität als 36-GB-12-Schicht-Konfigurationen darstellt und größere KI-Modelle bei begrenzten Gehäuseflächen unterstützt.
• September 2024:Der HBM3E-Wettbewerbszyklus beschleunigte sich rund um das 12-Layer-Stacking, wobei Konfigurationen etwa 36 GB pro Stack erreichten und die technologische Grundlage für nachfolgende HBM4-Produkte bildeten, die auf deutlich breitere Schnittstellen und höhere Bandbreite abzielten.

Berichterstattung melden

Der HMC- und HBM-Marktbericht deckt die Branchenbedingungen im Bewertungszeitraum 2025–2035 ab und enthält eine detaillierte Bewertung der Technologieentwicklung, der Produktsegmentierung, der Anwendungsnachfrage, der regionalen Positionierung, der Wettbewerbsaktivität, der Investitionsprioritäten, der Produktionsbeschränkungen und der Speicherentwicklung der nächsten Generation. Es wird prognostiziert, dass der Markt zwischen 2026 und 2035 mit einer jährlichen Wachstumsrate von 24,2 % wachsen wird, was die starke Nachfrage nach Speicherarchitekturen widerspiegelt, die zunehmend datenintensives Computing unterstützen können. Die Produktabdeckung ist auf die drei bereitgestellten Kategorien Hybrid Memory Cube (Hmc), High-Bandwidth Memory (Hbm) und Sonstige beschränkt. Es wird geschätzt, dass High-Bandwidth Memory (Hbm) etwa 82 % des Bedarfs im Jahr 2026 ausmacht, verglichen mit etwa 11 % für Hybrid Memory Cube (Hmc) und etwa 7 % für Sonstige. Bei der Bewertung werden kritische technische Parameter untersucht, darunter Speicherbandbreite, Schnittstellenbreite, Schichtanzahl, Stapelkapazität, Durchkontaktierungen durch Silizium, Logikbasischips, fortschrittliches Bonden, thermischer Widerstand, Energieeffizienz, Gehäuseintegration und Fertigungsausbeute. HBM4 stellt durch seine 2.048-Bit-Schnittstelle einen großen Generationswechsel dar, die etwa doppelt so breit ist wie die 1.024-Bit-Architektur der vorherigen Generation. Aktuelle HBM4-Konfigurationen können eine Bandbreite von mehr als 2,8 TB/s pro Stack erreichen, während die HBM4E-Entwicklung auf etwa 4,0 TB/s abzielt, was einer Steigerung von etwa 43 % entspricht und den schnellen Leistungsfortschritt bei fortschrittlichem Stacked-Speicher demonstriert.

Die Anwendungsabdeckung ist auf die drei angebotenen Kategorien Grafik, Hochleistungsrechnen sowie Netzwerke und Datenzentren beschränkt, die schätzungsweise etwa 22 %, 47 % bzw. 31 % der Marktnachfrage im Jahr 2026 ausmachen. Hochleistungsrechnen, Netzwerke und Rechenzentren machen daher zusammen etwa 78 % aus, was die starke Konzentration der Nachfrage auf KI-Beschleuniger, wissenschaftliches Rechnen, Cloud-Infrastruktur und datenintensive Verarbeitung verdeutlicht. Die regionale Analyse umfasst Nordamerika, Europa, den asiatisch-pazifischen Raum, Lateinamerika sowie den Nahen Osten und Afrika, wobei der asiatisch-pazifische Raum schätzungsweise etwa 58 % der Nachfrage im Jahr 2026 ausmacht und Nordamerika etwa 28 %. Die Wettbewerbsabdeckung umfasst alle fünf belieferten Unternehmen: Samsung, SK Hynix, Advanced Micro Devices, Intel und Micron. Südkorea steuert zwei Unternehmen bei und die Vereinigten Staaten drei, was bedeutet, dass etwa 60 % der belieferten Wettbewerbsgruppe gemessen an der Anzahl der Unternehmen in den USA ansässig sind. Der Bericht bewertet außerdem den Übergang von 12-Schicht- zu 16-Schicht-Architekturen, wobei die Erhöhung des Stapels von 12 auf 16 DRAM-Schichten etwa 33 % mehr Schichten bedeutet. Außerdem werden 48-GB-Konfigurationen mit höherer Kapazität, kundenspezifisches HBM, Hybrid-Kupfer-Bonding, KI-bezogene Speicheranforderungen, Erweiterung der Produktionskapazität, Prozessor-Speicher-Codesign, Verpackungskomplexität und thermische Optimierung als wichtige Faktoren bewertet, die den HMC- und HBM-Markt bis 2035 beeinflussen.